SU746901A1 - Селектор импульсов - Google Patents
Селектор импульсов Download PDFInfo
- Publication number
- SU746901A1 SU746901A1 SU782608557A SU2608557A SU746901A1 SU 746901 A1 SU746901 A1 SU 746901A1 SU 782608557 A SU782608557 A SU 782608557A SU 2608557 A SU2608557 A SU 2608557A SU 746901 A1 SU746901 A1 SU 746901A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- register
- pulse
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) СЕЛЕКТОР ИМПУЛЬСОВ
1 Изобретение относитс к области ра-г диотехники и импульсной техники. Известны селекторы, использую цие дл временного разделени сигналов с не известными парймеарами, принимаеь4ыми одновременно от нескольких передающих станций, линии задержки Til . Недостатком таких устройств вл етс ограниченность максимального времени задержки. Известен селектор, содержйщий блок нормировани , генератор импульсов, которого соединен со входом счет-, чика, выходы которого подключены к пвр вой группе входов блока многоразр дного сравнени 5/2 . Недостатком известного устройства вл етс , во-первых мала разрш1аюша способность, поскольку в устройстве пр изводитс амплитудна селекци импульсов , котора значительно уступает f- по параметрам разрешающей Способности, например, фазовой селекции, и во-вторых в устройстве требуетс большое число ка налов амплитудного селектора. Так, если прин ть диапазон входных сигналов амплитудного селектора равным по амплитуде 0,, а разрешающую способность по периоду следовани частот, равной 0,1% то потребуетс 100О- канальный амплитудный селектор с разрешающей способноСтыо 0,5mV,4TO ведет к большим аппагратурным затратам. Целью изобриБтени вл етсй повышение разрешающей способности. Дл достажени указанной пели в сеtacTOp импульсов, содержащий бл(жкормйрсьвани , генератор импулЕ сов, рыход которого соединен счаходом счетчика, выходы которого подключены к первой группе , входов блока многоразр дного ера нени , введены три элемента И, элементы ИЛИ и НЕ, риистр-укаэатвпь, блок выборки кода и блок буферной пам ти, входы которого подключены к выходам счетчика, а выходы соединены с ивформапиовными входами блока выборк кода выходы которого соединены со второй
группой входов блока многоразр дного сравнени , пр мой вьЬсод которого соединен с первыми входами первого и второго элементов И, а инверсный выход соединен с первым входом третьего элемента И, второй вход которот-о соединен с выходом лока нормировани , входом инвертора и вторым входом второго элемента И, выход которого соединен с выхо-дом устройства, и первым входом элемев та ИЛИ, вторьгк вХодол/т соединенного с выходом третьего элемента И, а выходомс тактирующим входом блока буферной пам ти и первым управл ющим входом регй стеа-указйтёп , второй управл ющий вход которого соединен с выходом перJBoro элемента И, второй вход которого соегшнен 6 выходом инвертора, причем дополнительный выход счетчика соединен с третьим управл ющим входом регистра указател , выходы которого сс единены с управл ющими входами блока выборки адреса.
На 1ерТежё приведена структурна схеwa усгройст ва. Селектор импульсов содержкт генератор 1 импульсов заполнени , счетчик 2, блок 3 многоразр дного сравнени , элементы И 4-6, элемент ИЛИ 7, регистр-указатель 8, элемент НЕ 9, блок 1О нормировани импульсов по амплитуде и длительности, блок 11 выборки кода, блок 12 буферной пам ти, состо щий из регистров 12;)..., .
Селектор импульсов работает следующим образом. Импульсы с выхода генератора просчитываютс счетчиком,и одновременно происходит сравнение в блоке 3 значени кода счетчика с кодом, поступившим из блока 12 через блок 11. В начале работы устройства блок 12 и регистр-указатель 8 обнулены. Поэтому в первсм цикле работы на первом выходе блока 3 будет формироватьс запрещающий сигнал, а на втором выходе разрешающий , что приводит к запиранию элементов 5 и 4, и отсутствию сигнала, на выходе устройства. В любом из тактиэв работы первого цикла на вход устройства с выхода радиоприемника может поступить импульс, амплитуда и длительность которого будут пронормированы блбКо 10. Импульс с выхода блока 10, пройд ерез открытые элементы 6 и 7, поступает на тактирующий вход блока 12 ферной пам ти, что приводит к перезаписи информации в блоке 12 по правилу 12 12,...., ... 12пм- 12, кооме того импульс с выхода элемента
746901
7 разрйиит запись Kotia, хран щегос и данный момент в счетчике 2, в блок 12, а именно в регистр 12, одновременно импульс с выхода элемента 7 поступит йа первый управл ющий вход регистра-указател 8. По этому сигналу происходит сдвиг информации в регистре-указатем влево с одновременной записью единицы в его первый правый триггер, 1Единицы в любых разр дах регистра-указател свидетельствуют о том, что. в соответствующие им регистры 12-п занесена информаци . В первом цикле на вход устройства может поступить не более 1 -импульсов (где п -количество регистров в блоке 12). При этом в блоке 12 будут записаны коды, численные значени которых равны величинам разности фаз между началом работы счетчика (из нулевого состо ни ) и временем прихода каждого из импульсов. Каждому регистру блока 12 соответствует определенный триггер в регистре-указателе 8. Таким образом, если в первом цикле работы на вхой устройства пришло импульсов ()j то в регистре-указателе первые 1 триггеров к концу цикла будут находитьс в одиночном состо нии.
Во втором, и последующих циклах работа устройства аналогична работе в первом цикле. Отличие заключаетс в том, что содержимое буферного регистра отлично от нул .
В момент обнулени счетчика, перед началом второго цикла, импульс с его выхода поступает на третий управл ющий вход регистра-указател . С этого и до конца работы устройства региструказатель формирует выходной код, подаваемый на управл ющие входы блока 11. Величина кода указывает номер регистра блока 12, информаци в который поступи раньше, чем в другие регистры, но не сравнилась блоком 3 с кодом, формируемым в счетчике (.т.е. номер регистра определ етс положением старшей (крайней слева) единицы в регистре-указателе 8).
Claims (2)
- Во втором и последующих циклах работы в каждом такте происходит сравнение в блоке 3. Если в первом Цикле прин то I входных- импульсов, то во втором цикле первым будет поступать на входы блока 3 код из регистра 12 i, и, когд содержимое счетчика будет равно в некотором такте второго цикла величине, по поступившей на ЕКОДЫ блока 3 из регистра 12 1 , то на первом выходе блока 3 формируетс разрешающий сигнал , подготавливающий к отпиранию элементов 4 и 5. Если при этом на выходе блока 10 в этом же такте по вилс импульс , то он чэрез элемент 4 поступит на выход устройства, а затем через элемент 7 поступит на тактирующий вход блока 12 дл перезаписи и разрешит запись кода со счетчика в блок 12 и кроме этого, произведет сдщг вленмэ информации , :наход щёйсй1 в регистре-указателе . Таким обозом., на выходе устройства по витс импульс, период следовани которого равен IQ -период следовани импульсов генератор 1. Если же при условии равенства кодов в блоке 3. входной импульс отсутствует, то сигнал через элемент 5 осуществит сдвиг вправо информашш, записанной в регистре-указателе, и, таким образом, считывание информации в следующем такте будет вестись с триггера, номер которого на единицу меньше номера регйст ра, с которого велось считывание в предыдущем такте. Таким образом, уже отселектированна информашш (участвовавша в сравнении в блоке) не будет вйовь подвергатьс селекции. Если же входной импульс поступит Б такте, в котором сформировалс разрешающий сигнал на втором выходе блока 3 (т.е. сравниваемые коды не равны), то сигнал через элементы 6 и 7 произведет те же Преобразовани , что и в слу чае равенства кодов и присутстви входного импульса, однако на выходе устройств сигнал не формируетс . Все три описанных случа работы уст ройства соответствуют выделению импульса , следующего с периодом, равным селекторному; не выделению импульса, следующего с периодом, не равным селектируемому , накапливанию информации о фазе входных импульсов. Разрешающа способность предлагае- мого селектора определ етс объемом счетчика и частотой поступлени входных импульсов. Поскольку счетные стру туры достигли высокой степени интеграции (до 5 - 10 тыс ч активных элементов на кристалл), то очевидно, что в основном разрешающа способность будет определ тьс быстродействием счетчиковых структур и всего устройства в целом. Уже достигнутое бьютроцействие дл счетчиковых устройств составл ет пор дка 1 будет увеличиватьс по мере применени новых тех7 016 нолргических приемов производства устройств вычислительной техники. Нарт с более ввгсокой разрешающей способностыо предлагаемое устройство требует меньших аппаратурных затрат, так как,например, если в устройстве-прототипе требуетс „р-каналов амплитудкого селектора, то в предлагаемом устройстве разр дность равна og,j Р / что сущёст1 внШ упр6йШт агта|р1тУру, Количество регистров блока буферной haм ти выбираетс исход из статистичес- , ких свойств потока входных импульсов и практически непревышает ветгачины 10. Таким образом, предлагаемый селектор импульсов, выполненный целиком ка :Однороднь1х элеме 1Та:х 1хифровой техники, имеет существенные технико-экономическйе преимуществ по сравнению с иэвестным . Формула изобретени Селектор импульсов, содержащий блок йормйровани , генератор имцульсов, выход которого соединен с входом счетчику выходы которого подкшочёны к первой группе входов блока многоразр дного сравнени , о т п и ч а ю щи и с тем, что, с целью повышени разрешающей способности , в него введены три элемент И, элементы ИЛИ и НЕ, регистр-указате ть , блок выборки кода и блок буферной пам ти, входы которого подключены к выхода счетчика, а выходы соединены с н&формационными входами блока выборки кода , выходы которого соединены со вТорой группой входов блока многораз дного сравнени , пр мой выход которого соединен с первыми входами первого и втЬвторого элементов И, а инверсный выход соединен с первым входом третьего элемента И, второй вход которого соединен с выходом блока нормировани , входом иввертора и вторым входом второго элеменТа И, выход которого соединен с выходом устройства и первым входом элемента ИЛИ, вторым входом соединенного с выходом третьего элемента И, а выходом - с тактирующим входом блока буферной пам ти и первым управл ющим входом регистра-указател , вггорой управл ющий вход которого соединен с выходом первого элемента И, второй вход которого соединен с выходом инвертора, прачём дополнитвьш ый выход счетчика соединен сTpeTEJiM управл ющим входом регистраукаэа впи , выходы которого соединены с управл ющими входами блока выборки адреса.Источники информашга, прин тые ш внимание при экспертизе1,Авторское свидетельство СССР № 569024, кл. Н 03 К 5/20, 08.10.73.
- 2.Авторское свидетельство СССР № 224582, кл. Н 03 К 19/26,20. 06.67. (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782608557A SU746901A1 (ru) | 1978-04-24 | 1978-04-24 | Селектор импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782608557A SU746901A1 (ru) | 1978-04-24 | 1978-04-24 | Селектор импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU746901A1 true SU746901A1 (ru) | 1980-07-23 |
Family
ID=20761521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782608557A SU746901A1 (ru) | 1978-04-24 | 1978-04-24 | Селектор импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU746901A1 (ru) |
-
1978
- 1978-04-24 SU SU782608557A patent/SU746901A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1053189A (ru) | ||
EP0006468A2 (en) | Parallel to series data converters | |
SU746901A1 (ru) | Селектор импульсов | |
SU1117648A1 (ru) | Веро тностный /1, @ /-полюсник | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
RU2093952C1 (ru) | Цифровая схема сравнения частот | |
SU824419A2 (ru) | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ | |
SU1688453A1 (ru) | Устройство дл формировани сигнала "окошко | |
US3239813A (en) | Slow speed scanning of input terminals by lumped constant delay line | |
SU961123A1 (ru) | Дискретна лини задержки | |
SU1410057A1 (ru) | Коррел ционное устройство дл определени задержки | |
SU627585A1 (ru) | Способ преобразовани числового кода в интервал времени | |
SU1432516A1 (ru) | Устройство дл делени частот двух последовательностей импульсов | |
SU1591025A1 (ru) | Устройство для управления выборкой блоков памяти | |
SU1109732A1 (ru) | Устройство дл ввода информации | |
SU554630A1 (ru) | Цифровое устройство слежени за задержкой псевдослучайных последовательностей | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
SU374586A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU1124437A1 (ru) | Устройство дл фазировани электронного телеграфного приемника | |
SU450161A1 (ru) | Устройство дл формировани сигналов четверичного кода | |
SU443486A1 (ru) | Дес тичный счетчик импульсов | |
SU828171A1 (ru) | Цифровой измеритель временныхиНТЕРВАлОВ | |
SU746503A1 (ru) | Устройство дл определени максимального числа | |
SU957436A1 (ru) | Счетное устройство | |
SU1251152A1 (ru) | Система дл передачи хронометрической информации |