SU824419A2 - Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ - Google Patents
Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ Download PDFInfo
- Publication number
- SU824419A2 SU824419A2 SU792795031A SU2795031A SU824419A2 SU 824419 A2 SU824419 A2 SU 824419A2 SU 792795031 A SU792795031 A SU 792795031A SU 2795031 A SU2795031 A SU 2795031A SU 824419 A2 SU824419 A2 SU 824419A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- pulses
- trigger
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) УСТРОЙСТВОДЛЯ УМНОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАНИЯ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ рой вход которого подключен ко второму ВХОДУ блока управлени , а выход - к единичному входу того же раз р да запоминак цего регистра, причем третий выход блока управлени подключен к единичным входам всех разр дов счетчика импульсов, единичный выход каждого разр да запоминающего регистра соединен с входом второго блока элементов И, выхрд которого соединен с единичш 1м входом того же разр да счетчика импульсов опорной частоты, а второй вход - с выходной аникой выходного формировател , вход которого подключен к выходу последнего разр да счетчика импульсов опор ной частоты, введены триггер, дешифр тор и элемент ИЛИ, первый вход которого соединен с основным выходом делител опорной частоты, второй вход первым выходом блока управлени и управл ющим входом дешифратора, и выход через триггер - со входом счет чика импульсов, причем дополнительны выходы делител опорной частоты соединены с информационными входами дешифратора , выход которого соединенн вторым входом триггера. . На чертеже представлена стрхктурна злйктрическа схема устройства. Устройство содержит делитель 1 опорной частоты, входной счетчик 2 импульсов, входной формирователь 3, счетчик 4 импульсов опорной частоты, регистр 5, запоминающий выходной фор мирователь 6, блок 7 упр1авлени , бло ки 8 и 9 элементов И, дешифратор 10, элемент ИЛИ 11, триггер 12, вход 13 импульсов умножаемой частоты, вход 1 импульсов опорной частоты, выход 15 устройства. Счетчик 2 импульсов, ре гистр 5 и выходной счетчик 4 импульсов опорной частоты имеют одинаковое число разр дов. Нулевые выходы счет чрка 2 импульсов соединены поразр дн с первыми входами блока 8 элементов И выходы которых поразр дно соединены с единичными входами регистра 5. Еди ничные выходы регистра 5 соединены поразр дно с первыми входами блока 9 элементов И, выходы которых поразр дно соединены с единичными входами регистра 5. Единичные выходы регистра 5 соединены поразр дно с пер выьш входами блока 9 элементов И, выходы которых поразр дно соединены с единичными входами выходного счетчика 4 импульсов. Дешифратор 10 пред ставл ет собой, например, многовходовый элемент И, один вход которого: вл етс управл ющим, а остальные входы дешифратора 10 вл ютс информационными , соединенными соответств .енно с дополнительными выходами делител 1 опорной частоты Устройство работает следующим образом . . . Импульсы опорной частоты fQ.. со входа .13 поступают на вход делител 1 опорной частоты, коэффициент .делени которого равен заданному коэффициенту умножени k, и на вход выходного счетчика 4 импульсов. Шпульсы с основного выхода делител 1 опорной частоты, частота следовани которых равна Ion 1 подаютс через элет мен-т ИЛИ 11 на нулевой вход триггера 12. На выходе дешифратора 10 таке формир уютс импульсы с частотой/ следоваш1 1оп/, которые по фазе опережают импульсы на основном выходе делител 1 опорной частоты на половиг ну периода. КаждьЫ импуЛьсом с выхода дешифратора 10 триггер 12 устанавливаетс в состо ние 1, а очередным импульсом с основного выхода делител 1 опорной частоты, следуздцим за импульсом на вькоде дешифратора 10, триггер 12 устанавливаетс в состо Аие О. При этом с его выхода на счетчик 2 импульсов поступгиот импульсы также с частотой следований, равной Каждьй импульс умножаемой частоты f(tf со входа 13 посту пает через входной формирователь 3 и блок 7 управлени . При этом на соответствующих выходах блока 7 управлени каждый раз формируютс три следующие друг за другом сигнала. Сигнал с первого выхода блока 7 управлени устанавливает в состо ние О се разр ды делител 1 опорной частоты, регистра 5, а также закрывает на врем , равное длительности импульса , дешифратор 10 по управл ющему . входу дл исключени прохождени на единичный вход триггера 12 помех которые возможнь при сбросе делител 1 опорной частоты. Кроме того, сигнал с первого выхода блока 7 упрарлею1Я проходит через элемент ИЛИ 11 на нулевой вход триггера 12. Сигнал со второго выхода блока 7 управлени прступает на вторые входы блока 8 элен .емтов Н и переносит обратный код из входного счетчика 2 импульсов в регистр 5, а сигнал с третьего выхода блока 7 управлетш устанавливает
все разр ды счетчика 2 импульсов в состо ние 1.
За один период следовани импульсов умножаемой частоты 1иадн на счетчика 2 импульсов поступает количество импульсов частотыionJR, равнре{оп|к-1ииц 1 Так как в начале периода умножаемой частоты все разр ды входного счетчика 2 импульсов устанавливаютс в состо ние I, то по окончании этого периода во счетчике 2 импульсов фиксируетс исло равHoeiQ| ,),,j,-l.. При поступлении следующего импульса умножаемой частоты формируетс очередна группа из трех сигналов блока 7 управлени , при этом в регистр 5 вйЬситс из счетчика 2 импульсов числоiод|ц.1цд, в обратном Коде, то есть в регистре 5 устанавливаетс число N N io/KtuMH, где N 2, am- число разр дов в счетчике 2 импульсов а также в регистре 5 и в счетчике 4 импульсов. Число NI , которое представл ет собой дополнительный код числа{оп/К1чми переноситс из регистра 5 в счетчик 4 каждым импульсом переполнени , формируемым на выходе выходного счетчика 4 импульсов и поступающим на вторые входы блока 9 элементов И через выходной формирователь 6. .Частота следовани импульсов на выходе формировател 6 при этом равна
-СП
-K-i.
уцлч
МН
Если при поступлении очередной группы q гналов с выхода блока 7 управлени триггер 12 установлен в состо ние О импульсом с основного выхода делител 1 опорной частоты, то сигнал с первого выхода блока 7 управлени подтвер одает нулевое состо ние триггера 12. При этом сигнал на вход входного счетчика 2 импульсов с выхода триггера 12 не поступает. В данном случае остаточный код, который образовалс в делителе 1 опорной частоты , не превышает половины емкости делител 1 опорной частоты и половины цены младшего разр да счетчика 2 импульсов. Если же к моменту формировани очередной группы сигналов на выходе блока 7 управлени триггер 12 установлен в состо ние 1,, то сигнал с.первого выхода блока 7 управлени установит триггер 12 в состо ние О. При этом на вход счетчика 2 импульсов поступает лишний импульс . В данном случае остаточный , который образовалс в делителе 1 опорной частоты к моменту формировани первого сигнала на первом выходе блока 7 управлени превьшает половину емкости делител 1 опорной частоты , а. следовательно, и половины цены младшего разр да счетчика 2 импульсов . . . Таким образом, как показывает схемно-технический анализ, за счет введени триггера 12, дешифратора 10 элемента ИЛИ .11 устройство позвол ет по сравнению с известным
увеличить в два раза точность формировани в счетчике 2 импульсов числа импульсов частоты ioj. |k- равную t jj/k-fu j. Это позвол ет в свою очередь увеличить в два раза точность
формировани импульсов выходной частоты на выходе 15 устройства. В случае, если предлагаемое устройство используетс дл умножени посто нной во времени частоты следовани входиых периодических Импульсов, точность умножени может быть дополнительно увеличена за счет исключени сброса в состо ние О делител - опорной частоты первым сигналом с выхода блока 7 управлени .
Технико-экономический эффект от использовани предлагаемого устройства определ етс теми потер ми, которые исключаютс в системе,- использующей устройство, за счет увеличени точности .умножени частоты следовани входных импульсов.
Форму }а изобретени
45
Устройство дл умножени частоты следовани периодических импульсов по авт.св. № 357668, отличающеес тем, что, с целью повьшени точности умножени , в него введены триггер, дешифратор и элемент ИЛИ, первый вход которого соединен с основньп 1 выходом делител опорной частоты , второй вход - с первым выходом блока управлени и управл ющим входом дешифратора, а выход через триггер со входом счетчика импульсов, причем дополнительные выходы, делител опор78244198
ной частоты соединены с информацион-Источники информации,
11ЫМИ входами дешифратора, выход которого соединен со вторым входом триггера .
прин тые во внимание при экспертизе
1. Авторское свидетельство СССР № 357668, кл. Н 03 К 5/01, 09.03.71.
Claims (1)
- Формула изобретенияУстройство для умножения частоты следования периодических импульсов по авт.св. № 357668, отличающееся тем, что, с целью повышения точности умножения, в него введены триггер, дешифратор и элемент ИЛИ, первый вход которого соединен с основным выходом делителя опорной частоты, второй вход - с первым выходом блока управления и управляющим входом дешифратора, а выход через триггер со входом счетчика импульсов, причем дополнительные выходы, делителя опорΊ 824419 8 ной частоты соединены с- информационными входами дешифратора, выход которого соединен со вторым входом триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792795031A SU824419A2 (ru) | 1979-07-05 | 1979-07-05 | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792795031A SU824419A2 (ru) | 1979-07-05 | 1979-07-05 | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU357668 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU824419A2 true SU824419A2 (ru) | 1981-04-23 |
Family
ID=20840104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792795031A SU824419A2 (ru) | 1979-07-05 | 1979-07-05 | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU824419A2 (ru) |
-
1979
- 1979-07-05 SU SU792795031A patent/SU824419A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1087860A (en) | Improvements in or relating to pulse transmission apparatus | |
SU824419A2 (ru) | Устройство дл умножени частотыСлЕдОВАНи пЕРиОдичЕСКиХиМпульСОВ | |
RU2363963C1 (ru) | Многоканальная система для предупреждения о возникновении сейсмических толчков и цунами | |
RU2022332C1 (ru) | Генератор дискретных ортогональных сигналов | |
SU566363A1 (ru) | Устройство асинхронного приема периодических импульсных последовательностей | |
SU1413590A2 (ru) | Устройство дл коррекции шкалы времени | |
SU746901A1 (ru) | Селектор импульсов | |
SU928353A1 (ru) | Цифровой умножитель частоты | |
SU809293A1 (ru) | Устройство дл приема и передачииНфОРМАции | |
SU758473A1 (ru) | Умножитель частоты | |
SU752317A1 (ru) | Устройство дл ввода информации | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU385283A1 (ru) | Аналого-цифровой коррелятор | |
SU840900A1 (ru) | Устройство дл делени | |
SU843271A1 (ru) | Устройство тактовой синхронизации | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU732883A1 (ru) | Веро тностный спектрокоррел тор | |
SU970706A1 (ru) | Счетное устройство | |
SU731592A1 (ru) | Распределитель импульсов | |
SU961123A1 (ru) | Дискретна лини задержки | |
SU443486A1 (ru) | Дес тичный счетчик импульсов | |
SU690608A1 (ru) | Умножитель частоты | |
SU993451A1 (ru) | Умножитель частоты следовани импульсов | |
SU1184101A1 (ru) | Устройство для передачи и приема информации |