SU843271A1

SU843271A1 - Устройство тактовой синхронизации

Info

Publication number: SU843271A1
Application number: SU792824659A
Authority: SU
Inventors: Юрий Владимирович Шевченко; Лев Федорович Кузнецов; Сергей Николаевич Внуков
Original assignee: Одесский Электротехнический Институтсвязи Им. A.C. Попова
Priority date: 1979-09-11
Filing date: 1979-09-11
Publication date: 1981-06-30

Description

(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

I

Изобретение относитс к электросв зи и может использоватьс дл выделени колебаний тактовой частоты в системах передачи данных с амплитудно-фазовой модул цией .

Известно устройство тактовой синхронизации , содержащее реверсивный счетчик и последовательно соединенные задающий генератор , блок добавлени -вычитани и первый делитель частоты 1.

Однако известное устройство характеризуетс недостаточной помехоустойчивостью.

Цель изобретени - повыщение помехоустойчивости .

Поставленна цель достигаетс тем, что ,в устройство тактовой синхронизации, содержащее реверсивный счетчик и последовательно соединенные задающий генератор , блок добавлени -вычитани и первый делитель частоты, введены анализатор межсимвольных искажений (МСИ) преобразователь , два коммутатора сигналов, второй делитель частоты, блок формировани импульсов установки и считывани , блок пам ти и блок формировани отстающих и опережающих стробимпульсов, при этом выход анализатора МСИ через .преобразователь

подключен к одному из входов первого коммутатора сигналов, два выхода которого подключены к соответствующим входам реверсивного счетчика, установочный вход которого соединен с одним из входов блока формировани импульсов установки и считывани , другой выход которого подсоединен к одному извходов блока пам ти, второй вход которого соединен с выходом реверсивного счетчика, а выход блока пам ти соединен с одним из входов блока добавлени - вычитани , к управл ющему входу которого и к управл ющим входам первого и второго коммутаторов сигналов и блока формировани импульсов установки и считывани подключен выход второго делител частоты, к входу которого подключены вход блока формировани отстающих и опережающих стробимпульсов и выход первого делител частоты, который одновременно вл етс выходом устройства, при этом выходы блока формировани отстающих и опережающих стробимпульсов подключены к соответствующим входам второго коммутатора сигналов, выход которого подключен к второму входу анализатора МСИ.

На фиг.. 1 представлена структурна электрическа схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Устройство содержит анализатор 1 МСИ, преобразователь 2, коммутаторы 3 и 4 сигналов , делитель 5 частоты, блок 6 формировани импульсов установки и считывани , реверсивный счетчик 7, блок 8 пам ти, блок 9 формировани отстающих и опережающих стробимпульсов, делитель 10 частоты, блок 11 добавлени -вычитатани и задающий генератор 12.

Предлагаемое устройство работает следующим образом.

Входной сигнал в виде глазковой диаграммы поступает в анализатор 1. Последний представл ет собой устройство, определ ющее мощность интерференционной помехи , либо Е-критерий. Сигнал с выхода анализатора 1 МСИ подключаетс к преобразователю 2, а выход последнего подаетс на сигнальный вход коммутатора 4. Ко второму коммутирующему входу коммутатора 4 подключаетс сигнал с выхода делител 5 частоты. Коммутатор 4 работает таким образом, что полпериода сигнала на выходе делител 5 импульсы с выхода преобразовател 2 коммутируютс на один выход коммутатора 4 и подлючаютс ко входу «Добавление реверсивного счетчика 7, а последующие полпериода сигнала на выходе делител 5 импульсы с выхода преобразовател 2 коммутируютс на второй выход коммутатора 4 и подключаютс ко входу «Вычитание реверсивного счетчика 7. При этом на установочный вход реверсивного счетчика 7 подключаетс сигнал с одного из выходов «Установка блока 6 формировани импульсов установки и считывани , вход которого соединен с выходом делител 5. Другой выход «Считывание блока 6 формировани импульсов установки и считывани подключаетс к блоку 8 пам ти , на второй вход которого подключаетс сигнал с выхода последнего разр да реверсивного счетчика 7. В начале периода сигнала с выхода делител 5 частоты (фиг. 2 б) формирует с помощью блока 6 импульс установки (фиг. 2 в), который устанавливает реверсивный счетчик 7 в центральное положение (последний разр д в «1«, а все остальные в «О). Затем импульсы с выхода преобразовател 2 (фиг. 2 а), первые полпериода сигнала с выхода делител 5 частоты (фиг. 2 б) подаютс с помощью коммутатора 4 на вход «Добавление реверсивного счетчика 7 (фиг. 2д), а вторые полпериода сигнала (фиг. 26) - на вход «Вычитание (фиг. 2ё). В конце периода сигнала с выхода делител 5 (фиг. 2 б) происходит считывание состо ни реверсивного счетчика 7 с помощью импульсов считывани (фиг. 2 г) и блока 8 пам ти, который

запоминает состо ние последнего разр да реверсивного счетчика 7 до следующего прихода импульса считывани . В качестве блока 8 может использоватьс D-триггер. Рассмотренные процессы повтор ютс на каждом периоде сигнала с выхода делител 5 частоты. Таким образом, можно определить знак разности количества импульсов с выхода преобразовател 2 на первом и втором полупериодах сигнала на выходе делител 5

частоты.

Сигнал на выходе блока 8 пам ти подключаетс к управл ющему входу блока 11 добавлени -вычитани , с помощью которого вставл ютс либо исключаютс импульсы от

задающего генератора 12. Этот процесс происходит с частотой сигнала, поступающего на блок 11 добавлени -вычитани от делител 5 частоты. Таким образом с потиощью сигнала с выхода блока 8 пам ти можно управл ть приращени фазы сигнала на выходе делител 10 частоты.

Сигнал с выхода делител 10, который вл етс одновременно и выходным сигналом устройства, подключаетс ко входам делител 5 и блока 9 формировани отстающих и опережающих стробимпульсов, оба выхода которого подключаютс к сигнальным входам коммутатора 3. сигналов, коммутирующий вход которого соединен с выходом делител 5. Выход коммутатора 3 подключен к одному из входов анализатора.

1 МСИ.

Блок 9 формировани отстающих и опережающих стробимпульсов формирует на своих выходах две последовательности стробимпульсов с частотой тактового колебани ,

сдвинутые по отнощению к выходному колебанию (выход делител 10) на интервал ± At. Эти две последовательности импульсов подаютс через коммутатор 3 на анализатор 1, так что первые полпериода колебани на выходе делител 5 поступают импульсы со двигом + At, а вторые полпериода импульсы со сдвигом - At.

Предлагаемое устройство необходимо дл отслеживани минимального значени величины среднеквадратичной погрешности,

определ емого анализатором 1 МСИ. Этот минимум отслеживаетс следующим образом .

Анализатор 1 МСИ определ ет среднеквадратичную ощибку в -момент прихода стробимпульса с выхода коммутатора 3.

Поскольку коммутаторы 3 и 4 работают синхронно , то величина среднеквадратичной ощибки, полученна в момент стробимпульсов со сдвигом -f At, и преобразовани , в частоту импульсов на выходе преобразовател 2 поступает на вход «Добавление, реверсивного счетчика 7, а в момент стробировани со сдвигом - At на вход «вычитание реверсивного счетчика. После этого с помощью блока 8 определ етс знак приращени величины среднеквадратичной ошибки. С помощью знака приращени фаза местного генератора (блоки 10-12) измен етс таким образом, что фаза выходного сигнала стремитс к точке минимального значени величины среднеквадратичной ошибки.

Таким образом, поскольку устройство тактовой синхронизации отслеживает минимальное значение величины среднеквадратичной погрешности, то оно вл етс более помехоустойчивым к линейным искажени м , существующим в канале, причем этот минимум отслеживаетс всегда и независимо от характера линейных искажений .

Claims

Формула изобретени

Устройство тактовой синхронизации, содержащее реверсивный счетчик и последовательно соединенные задающий генератор, блок добавлени -вычитани и первый делитель частоты, отличающеес тем, что, с целью повыщени помехоустойчивости, введены анализатор межсимвольных искажений , преобразователь, два коммутатора сигналов, второй делитель частоты, блок фориировани импульсов установки и считывани , блок пам ти и блок формировани отстающих и опережающих стробимпульсов, при этом выход анализатора МСИ через

Входной сигнал

преобразователь подключен к одному из входов первого коммутатора сигналов, два выхода которого подключены к соответствующим входам реверсивного счетчика, установочный вход которого соединен с одним из выходов блока формировани импульсов установки и считывани , другой выход которого подсоединен к одному из входов блока пам ти, второй вход которого соединен с выходом реверсивного счетчика, а выход блока пам ти соединен с одним из

входов блока добавлени -вычитани , к управл ющему входу которого и к управл ющим входам первого и второго коммутаторов сигналов и блока формировани импуль сов установки и считывани подключен вы , ход второго делител частоты, к входу которого подсоединены вход блока формировани отстающих и опережающих стробимпульсов и выход первого делител частоты, который одновременно вл етс выходом устройства , при этом выходы блока формиро0 вани отстаю1цих и опережающих стробимпульсов подключены к соответствующим входам второго коммутатора сигналов, выход которого подключен к второму входу анализатора МСИ.

Источники информации, пр-ин тые во внимание при экспертизе 1. Тамм Ю. А. Адаптивна коррекци сигнала ПД. М., «Св зь, 1978, с. 70, рис. 3.2 (прототип).

(риг. 2