SU953736A2 - Делитель частоты с любым целочисленным коэффициентом делени - Google Patents

Description

(54) ШЛИТЕ ЛЬ ЧАСТОТЫ С ЛЮБЫМ

ЦЕЛОЧИСЛЕННЫМ КОЭФФИЦИЕНТОМ Изобретение относитс  к импульсной технике, в частности к делител м частоты , может быть использовано в автоматике , вычислительной технике и радиотех нике. По основному авт. св. № 843246 известен делитель частоты с любым цело численным коэффициентом делени , содержащий счетчик импульсов, счетный вход которого соединен с входной шиной, а выходы разр дов, кроме первого и второг подключены ко входам дешифратора, регистр сдвига и элементы И, первые входы которых и первый С-вход регистра сдвига объединены и подключены к входной шине, второй С-вход регистра сдвига подключен к выходу первого элемента И, вторым входом соединенного с выходом первого разр да счетчика импульсов а вход регистра сдвига соединен с выходом дешифратора, D -входы о&ьединены к подключены к выходу второго разр да счетчика итипульсоЕ, а выход первого разр да регистра сдвига подключен к ДЕЛЕНИЯ Второму входу второго элеметга И, выход которого соединен с установочным входом счетчика импульсов l . Недостаток известного устройства ограниченные функциональные возможное ти, так как оно he может быть использовано в составе более сложных устройств, робота которых должна быть синхронизирована отдельным запускающим сигналом в случае, когда запускающий сигнал имеет значительную длительность а моментом синхронизации должен быть момент по влени  его переднего фронта. Целью нзобрютени   вл етс  расширение функциональных возможностей делител  частоты с любым целочисленным коэффициентом делени , путем обеспечени  синхронизации работы с передним фронтом запускающего сигнала, а также формировани  укороченного сигнала по переднему фронту запускающего скгнала, Поставленна  цель достигаетс  тем, что в делитель частоты с любым целочисленным коэффициентом делени  введены D- риггер и дополнительный эле мент И, первый вход которого соединен с выходом последнего разр да регистра сдвига и С-входом D-триггера, второй вход - с D - и R -входами D -триггера, и дополнительной входной шиной, третий вход - с выходом D-триггера, а выход с дoпoлнитeльнымV-входом регистра сдвига и стробирующим входом дешифра тора .

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - 4 - временные диаграммы, по сн ющие его ра,боту .

Устройство содержит счетчик 1 импульсов , дешифратор 2, регистр 3 сдвига , элементы 4-6 И;С- риггер 7, входдате шины 8 и 9.

Устройство работает следующим образом .

Регистр 3 может работать в двух режимах. В том , если на выходе

1,соединенном с выходом дешифратора

2,имеетс  высокий потенциал, регистр 3 работает в режиме параллельной записи информации. При этом по синхронизируюшим импульсам, подаваемым на второй С-вход регистра 3 в его разр ды производитс  запись информации, подаваемой на его D-входы.

Если наV-входе имеетс  низкий потендиал , то регистр 3 работает в режиме сдвига. При этом по синхронизируюпотм импульсам, подаваемым на первый С-вход регистра сдвига производитс  сдвиг ранее записанной информации, причем в первый разр д производитс  запис информации, подаваемой на У2-вход, соединённый с выходом дополнительного элемента И.

Рассмотрим работу устройства в режиме д елител  частоты. При этом на шину 8 поступает непрерывна  последовательность импульсов (фиг. .2в), а на шине 9 имеетс  низкий потенциал, привод щий по R-ВХОДУ D--триггера 7 в. нулевое состо ние, т.е. на его инверсном выходе имеетс т.высокий потенциал. Элемент 6 закрыт низким потенциалом на его втором входе, что соответствует отсутствию сигнала на выходе устройств и разрушению работы дешифратора 2.

На выходе элемента 4 имеетс  непрерывна  последовательность импульсов следующих с частотой, равной половине входной и образующа с  как рнезультат логического перемножени  высокого потенциала на выходе первого разр да счетчика 1 с тавгговым импульсом.

Потенциалы на выходах всех разр дов регистра 3 имеют низкий уровень, так как при отсутствии высокого потенциала с выхода дешифратора 2 регистр 3 работает в режиме сдрига, заполн етс  сигналами низкого уровн , подаваемыми на eroV -вход с выхода закрытого элемента 6. Элемент 5 закрыт низким потенциалом с выхода первого разр да регистра 3, что соответствует отсутствию сигнала обнулени  на R-входе счетчика. 1. 1

Дл  определенности допустим, что требуемый коэффициент делени  делител  час5 тоты может быть представлен в следующем виде + 2 +2 +1, тогда выходной сигнал с дешифратора 2 примет высокий уровень (дешифратор сработает) по М-му импуттьсу входной последователь0 ности (i, фиг. 2 ). Начина  с этого момента , регистр 3 переключаетс  в режим параллельной записи, однако состо ние выходов разр дов регистра 3 не измен ютс , поскольку счетчик 1 предполагает5 с  суммируюшим и перенос в како -либо старший разр д, вызьюаюший по вление сигнала на выходе дешифратора, соответствует обнулению младших разр дов счет чика, т.е. низкому потенциалу на выходах

0 как первого, так и второго разр да. По (М+2)-му импульсу входной последовательности устанавливаетс  высокий потенциал наП-В(Ходах регистра 3 ( t2, фиг. 26).

5 По (М-З)-му импульсу устанавливаетс  высокий потенциал на первом разр де счетчика 1, что обеспечивает прохождение через элемент 4 паузы после (М+3)-1Ч) входного импульса. (ij, фиг. 2i)

0 момент времени соответствует изменению состо ни  на выходах всех разр дов регистра 3. На фиг. 2 (эпюра 9) приведена временна  диаграмма изменени  потенциала на выходе 4-го разр да ре5 гистра 3.

Claims (1)

1. Так как элемент 5 подготовлен к открытию вьюоким потенциалом на выходе 1-го разр да регистра 3, то (М+3+1)-й .импульс входной последовательности проходит на его выход (i, фиг. 2е), поступа  на R-вход счетчика 1, вызыва  его обнуление, Обнуление счетчика 1 приводит к пропаданию сигнала на выходе дешифратора 2, что вызывает пере клю дание регистра 3 в режим сдвига импульсов и постепенное установление низких потенциалов на всех его выходах. Так, установление низкого потенпиала на 4-м выходе регистра 3 произойдет ПО 4-му заднему фронту входных импупьсов (t, фиг. 2д). Рассмотрим работу делител  частоты в режиме формировател  импульсов, Если предположить что момент по влени  высокого потенциала на шине 9 случаен то необосодимо рассмотреть два случа . Первый соответствует по влению сигнал на шине 9 тогда, когда потенциал на выходе последнего разр да регистра 3 имеет низкий уровень (вне интервала .,фиг. 2). Второй случай соответствует по влению сигнала на шине 9, когда на выходе последнего разр да регистра 3 высокий потенциал (внутри интервала tj-tJ фиг. 2 Рассмотрим первый случай. В момент по влени  входного сигнала на шине 9 (i;(, фиг. 35) начинаетс  формирование выходного сигнала (t, фиг. 3z). так как элемент 6 открыт высоким потенциалом с инверсного выхода D -триггера 7 и низким потенциалом с выхода 4-го разр да регистра 3 сдвига. На выходе дешифратора 2 с этого момента независимо от текущего состо ни  счетчика 1 поддерживаетс  низкий потенциал, так ка дешифратор 2 закрываетс  выходным сигналом по стробирук цему входу, т.е. регистр 3 работает в режиме сдвига им пульсов. Выход элемента 6 соединен с V -вхо дом регистра 3 сдвига, поэтому все раз р ды регистра постепенно заполн ютс  сигналами с высоким потенциалом (t, t.3 Л соответственно, фиг. 3 ,g е , ж , 3 ). Начина  с момента t , элемент 5 открываетс  высоким потенци алом с выхода 1-го разр да регистра 3 сдвига, поэтому на его выход проход т импульсы входной последовательности все врем , пока первый разр д регистра сдвига имеет высокий уровень высокого напр жени  (. Фиг. 3 , к). Сигналы с выхода элемента 5 (фиг. З периодически по вл  сь, поддерживают счетчик 1 в обнуленном состо нии. При по влении высокого потенциала на выходе последнего разр да регистра (ig фиг. Зз) происходит переключение D-триггера 7, вызывающее прекращение выходного сигнала is (фиг- Зг), т.е. по вление низкого потенциала на V -входе регистра, что выбывает по вление низкого потенциала на выходе первого р&зр ца регистра 3 i (фиг. Зд) и прекращение сигнала обнулени  на R-входе счетчика 1. Таким , через один период после окончани  выходного импульса счетчик 1 начинает раиоту в режиме делител  частоты. По вление высокого потенциала на инверсном выходе D-триггера 7, т.е. возврат устройства в. исходное состо ние производитс  при прекращении действи  на втором входе устройства входного сигнала t (фиг. 3 ). Второй случай-по влени  входного сигнала i соответствует его по влению (фиг. 4 ), когда на выходе 4-го разр да регистра 3 имеетс  высокий потенциал (интервалi3 5 Ф. 2д). В этом случае формирование. выходного импульса (фиг. 4г) задерживаетс  до прекращени  сигнала высокого уровн  на выходе 4-го разр да tj (фиг. 4 ). В дальнейшем работа устройства происходит таким же образом , как и в ранее рассмотренном первом случае (начтааа  с момента фиг. 3). Таким образом, введение в делитель .частоты с произвольным целым коэффициентом делени  дополнительных элементов и св зей позволило, кроме выполнени  им основной функции - делени  частоты, использовать его и как формирователь одиночного импутгьса по переднему фронту , сигнала, подаваемого на его второй вход, причем работа делител  частоты также синхронизирована с моментом окончани  выходного сигнала. Формула изобретени  Делитель частоты с любым целочисленным коэффициентом делени  по авт. св. № 843246, отличаюши йс  тем, что, с целью расширени  функциональных возможностей, в него введены Р-триггер и дополнительный элемент Н, первый вход которого соединен с выходом последнего разр да регистра сдвига/ и С-входомО-/триггера, второй вход . cD- и R-входом О-диггера и дополнительной входной шиной, третий вход - с выходом D- рипгера, а выход - с дополнительнымУ-входом регистра сдвига и стробирук цим входом дешифратора. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 843246, кл. Н 03 К 23/00, 06.08.79. М М+3 М+4

   t5

   Т б

   .

   Фиг. 5

   f

   t

   Фиг,Л