SU1753610A1

SU1753610A1 - Устройство тактовой синхронизации

Info

Publication number: SU1753610A1
Application number: SU894673979A
Authority: SU
Inventors: Евгений Николаевич Мохов
Original assignee: Новосибирский электротехнический институт связи им.Н.Д.Псурцева
Priority date: 1989-04-04
Filing date: 1989-04-04
Publication date: 1992-08-07

Description

VJ

сл со о

Изобретение относитс к технике переачи дискретных сообщений и предназнаено дл синхронизации приемника с передатчиком по элементам сообщени .

Известны устройства тактовой синхронизации , в которых дл извлечени синхроинформации используют два отсчета сигнала на интервале элемента сообщени .

Цель изобретени - повышение помехоустойчивости устройства тактовой синхронизациипутемизвлечени синхроинформации из изменений уровн отсчетов, получаемых один раз на интерва ле элемента сообщени .

На фиг,1 представлена структурна электрическа схема устройства тактовой синхронизации; на фиг.2 - временные диаграммы , по сн ющие работу его узлов; на фиг.З - принципиальна схема блока формировани модул .

Устройство тактовой синхронизации содержит последовательно соединенные интегратор 1, вход которого вл етс входом устройства, блок 2 стробировани , компаратор 3, формирователь 4 корректирующих сигналов, перемножитель 5, фильтр 6, управл емый генератор 7 и формирователь 8 управл ющих импульсов, первый и второй

выходы которого соединены соответственно с управл ющими входами интегратора 1 и блока 2 стробировани . Последовательно соединенные блок 9 формировани модул 9 и анализатор 10 изменени приращений уровн введень между выходом блока 2 стробировани и вторым входом перемножител 5,

Анализатор 10 изменени приращений уровн содержит последовательно соединенные элемент 11 задержки, блок 12 вычитани , элемент 13 задержки и блок 14 вычитани , второй вход которого присоединен к выходу блока 12 вычитани , второй вход которого соединен с входом элемента 11 задержки. Формирователь 4 корректирующих сигналов содержит последовательно соединенные элемент 15 задержки, блок 16 сложени по mod2, элемент 17 задержки и блок 18 вычитани , второй вход которого

присоединен к выходу блока 16 сложени по , второй вход которого соединен с ахо- дом элемента 15 задержки.

Устройство тактовой синхронизации работает следующим образом.

На вход устройства поступает синхронный дискретный сигнал, несущий сообщение . На диаграмме фиг,2а изображен сигнал, содержащий один переход (перемену пол рности). Управл емый генератор 7 выпабатывает колебание тактовой частоты,

из которого в формирователе 8 управл ющих импульсов получают две последовательности импульсов тактовой частоты, поступающие на управл ющие входы блока

2 стробировани (Фиг.26) и интегратора 1 (фиг.2а). Перва последовательность импульсов незначительно опережает вторую, и на диаграмме они изображены как одна. Период импульсов соответствует длитель0 мости элемента сообщени . В левой полоои- не фиг,2 изображен случай, когда управл ющие импульсы (фиг.2б, в) опережают значащие моменты сигнала (фиг.2а), а справа - когда запаздывают.

5Входной сигнал (фиг.2а) подводитс к

интегратору 1, выполн ющему роль оптимального фильтра, ослабл ющего действие помех. В интеграторе 1 прогсходит накопление сигнала на прот жении тактового иь 0 тервала и сброс накопленного в нуль в конце каждого тактового интервала управл ющими импульсами(фиг.2в). Напр жение нз выходе интегратора 1 иллюстрирует фиг.2г. В блоке 2 стробировани с помощью

5 управл ющих импульсов (фиг.2б) берутс отсчеты фильтрованного сигнала (фиг,2г) в моменты, предшествующие сбросу интегратора 1. Сигнал на выходе блока 2 стробировани показан на фиг,2д. Принципиальна

0 схема блока 9 формировани модул , состо ща из парафазного каскада и двух диодов, приведена на фиг.З. В ней происходит переход к абсолютным значени м отсчетов уровн сигнала, которые показаны на фиг.2е.

5 Увеличение рассинхронизации независимо от ее направлени вызывает большее снижение уровн отсчета, а направление рассинхронизации сказываетс лишь на взаимном расположении отсчета со сниженным уровнем и вызвавшего его переход , в сигнале. Дл выделени синхроинформации из полученных отсчетов уровн служит анализатор 10 изменений 5 уровн , позвол ющий определить величину рассинхронизации.

Снижение отсчетов уровн (фиг.2е) вы вл етс блоком 12 вычитани , в котором находитс разность двух отсчетов уровн :

0 очередного и предыдущего, сохранившегос в элементе 11 задержки. Сигнал разности нэ входе блока 12 вычитани представлен на фмг.2ж. Можно видеть, что один переход на фиг.2а приводит к возникновению двух

5 смежных значений разности: перва - отрицательна , а втора - положительна , и обе несут информацию о величине рассинхронизации . Дл более полного использовани содержащейс в сигнале синхроинформа0 ции и, соответственно, достижени большей помехоустойчивости устройства

тактовой синхронизации будут использованы оба значени разности.

Заранее неизвестно, с каким случаем (опережени или запаздывани ) имеют дело . Поэтому одновременно используютс как разность на выходе блока 12 вычитани (фиг.2ж) дл случа опережени , так и предыдущее значение разности с выхода элемента 13 задержки дл случа запаздывани . При воздействии помех не исключено возникновение одновременно обоих значений разности, относ щихс к про- тивополо ным направлени м расстройки. Поэтому в блоке 14 вычитани вычисл етс разность этих разностей. Результат на выходе анализатора 10 изменений уровн представлен на фиг,2з,

Одиночному переходу в сигнале (фиг.2а) соответствуют три отсчета с переменными знаками на фиг.2з Их абсолютные значени отображают величину расстройки. Из них, как отмечалось, нужно получить пару синх- ропоправок с одинаковым знаком,соответствующим направлению раснихронизации. Необходимые дл этого корректирующие сигналы вырабатываютс из переходов сигнала в цепи, состо щей из компаратора 3 и формировател А корректирующих сигналов .

Компаратор 3 выполн ет функцию прин ти решени о переданном элементе сигнала . Выходной сигнал компаратора может принимать значени О и 1. Значени сигнала на выходе компаратора в тактовые моменты показаны на фиг.2и. Обнаружение переходов в сигнале произв одитс блоком 16 сложени по mod2, на который подаютс решение с выхода компаратора 3 (фиг.2и) и предыдущее решение с выхода элемента 15 задержки. Сигнал на выходе блока 16 сложени по mod2 (фиг.2к) принимает значени 1 при обнаружении перехода и О гтри отсутствии перехода. Далее в блоке 18 вычитани вычисл етс разность сигнала (фиг.2к) и такого же задержанного сигнала с выхода элемента 17 задержки, В результате на выходе формировател 4 корректирующих сигналов получают пару сигналов +1 и -1 после обнаружени перехода и О при отсутствии перехода (фиг,2л).

В перемножителе 5 происходит умножение сигналов, полученных после анализатора 10 изменений уровн (фиг.2з), и корректирующих сигналов (фиг.2л). На сы- ходе перемножител 5 получаем синхро- поправки, представленные на фиг.2м. Величина и зйаксинхропопрзвок соответствуют величине и направлению рассинхро- низации. Одиночный переход в сигнале (фиг,2а) приводит к по влению пары синхропоправок (фиг.2м), а те изменени уровн , которые вызваны только помехами, а не манипул цией , отбраковываютс с помощью i корректирующих сигналов О и по влени 5 синхропоправок не вызывают.

В фильтре 7, обладающем узкой полосой пропускани , происходит ослабление действи помех и усреднение выделенной синхроинформации, после чего она исполь- Ю зуетсл в управл емом генераторе 7 дл регулировани фазы вырабатываемого колебани тактовой частоты. В результате регулировани управл ющие импульсы (фиг.26,в) смещаютс во времени, уменьша

5 первоначальную рассинхронизацию.

Таким образом, рассмотренное устройство тактовой синхронизации представл ет собой замкнутую след щую систему с пропорциональным регулированием. Дл пол0 учени релейного регулировани достаточно создать в блоке 1б вычитани режим жесткого ограничени .

При использовании цифровых узлов дл обработки сигналов в устройстве может

5 присутствовать аналого-цифровой преобразователь , не отображенный на схеме. Он может располагатьс , исход из конструктивных соображений, в любом месте цепи анализа уровн , начина от входа интегра-

0 тора 1 и конча входом цифрового фильтра 6.

При смежных переходах в сигнале возникает снижение смежных отсчетов уровн . Их разность не содержит синхроинформа5 ции, так что часть синхропоправок не возникает . Наибольший коррекционный эффект достигаетс при входном сигнале, имеющем вид меандра с периодом 4 элемента (два нажати , два отжати ), когда синхро0 поправки будут возникать каждый раз. При случайном характере манипул ции число синхропоправок, в среднем, оказываетс равным числу переходов через нуль у входного сигнала, как и в известных устройствах

5 тактовой синхронизации. Однако распреде- , ление синхропоправок во времени отлича- етс : синхропоправки соответствуют переходам такого сигнала, из которого передаваемый по каналу св зи сигнал получа0 стс путем дифференциального (относительного) кодировани сообщени . Така закономерность возникновени синхропоправок более благопри тна, чем обычна , при использовании устройства в

5 каналах св зи с относительным кодированием , например в канале с дискретной фа- зо-разностной модул цией. Сигнал вида меандр на передаче после кодировани по правилу относительности имеет вид меандра с периодом, вдвое большим. При этом

синхропоправки возникают в каждом такте и достигаетс наибольшей коррекционной эффект.

Высока помехоустойчивость устройства тактовой синхронизации обеспечиваетс оптимальной фильтрацией сигнала в интеграторе 1, полным выделением синхроин- формации, содержащейс в однократных на тактовом интервале отсчетах уровн сигнала , в анализаторе 10 изменений уровн и отбраковкой ложной синхроинформации. возникающей из-за помехи в отсутствие перехода в сигнале, с помощью формировате- л 4 корректирующих сигналов. Преимуществом устройства тактовой синхронизации вл етс также возможность использовани присутствующих в нем интегратора, блока стробировани и компаратора по второму назначению-дл регенерации принимаемого сообщени в информационном канале. Все узлы устройства тактовой синхронизации, кроме интегратора , работают на низкой t (тактовой) частоте, что упрощает их цифровую реализацию .

Claims

Формула изобретени 1. Устройство тактовой синхронизации, содержащее последовательно соединенные интегратор, блок стробировани , компаратор , формирователь корректирующих сигналов , перемножитель, фильтр, управл емый генератор и формирователь управл ющих импульсов, выходы которого соединены соответственно с управл ющи --Омремкие

ми входами интегратора и блока стробировани , отличающеес тем, что, с целью повышени помехоустойчивости, введены последовательно соединенные блок форми- ровани модул и анализатор изменени приращений уровн , включенные между выходом блока стробировани и другим входом перемножител .
2.Устройство по п. 1,отличающее- 0 с тем, что анализатор изменени приращений уровн содержит последовательно соединенные первый элемент задержки, первый блок вычитани , второй элемент задержки и второй блок вычитани , при этом

5 вход первого элемента задержки соединен с другим входом первого блока вычитани и вл етс входом анализатора изменени приращений уровн , выходом которого вл етс выход второго блока вычитани , дру0 гой вход которого соединен с выходом первого блока вычитани .
3.Устройство по п.1, о т л и ч а ю щ е е- с тем, что формирователь корректирующих сигналов выполнен в аиде последова5 тельно соединенных первого элемента задержки, сумматора по модулю два, второго элемента задержки и блока вычитани , причем вход первого элемента задержки соединен с другим входом сумматора по моду0 лю два и вл етс входом формировател корректирующих сигналов, выходом которого вл етс выход блока вычитани , другой вход которого соединен с выходом сумматора по модулю два.

ЭыюзйЛшли

,. I I I I I

л/.

,

„ LJL

т

-«-1 -t

-t

от блока 2

к блоку 10