SU1272515A1 - Устройство дл синхронизации по циклам - Google Patents

Abstract

Изобретение относитс  к технике св зи, повышает помехозащищенность и уменьшает врем  вхождени  в синхронизм . Устройство содержит дешифратор 1 синхрогруппы, два элемента ИЛИ 2 и 9, регистр () 3 сдвига, два элемента И 4 и 7, элемент 5 задержки, счетчик 6 импульсов, блок 8 коммута .ции, дополнительный Р 10 сдвига,блок 11 вцбрра Р. Блок 8 содержит два элемента И 12 и 13, элемент НЕ 14. Блок 11 содержит два элемента НЕ 15 и 16, два элемента И 17 и 18. Записанна  в Р 10 последовательность импульсов поступает с частотой следовани  тактовых импульсов с элемента И 7 на блок 11. Повторное отсутствие на выходе дешифратора 1 импульса отклика этой последовательности и отсутстви  записи импульса в 1-й двоичный 3-1 элемент РЗ разрешает прохождение последовательности импульсов через . блок 11 на элемент И 7 дл  перезаписи в Р 10.С каждой рециркул цией в Р 10 длина импульсной последовательности уменьшаетс  на одну импульсную позицию. При поиске и определении позиции синхросигнала в канале св зи с помехами число правильно дешифриру (Л емых синхрогрупп накапливаетс  в виде непрерывной последовательности в Р 3.Число неопознанных дешифратором 1 синхрогрупп вычитаетс  из последовательности импульсов на выходе Р 10 в элементе И 7. 2 з.п. ф-лы, 1 ил. СП :л

Description

« 1

Изобретение относитс  к технике св зи и может использоватьс  в системах с цифровыми- методами модул ции , а также в системах передачи дискретной информации.

Цель изобретени  - повьпиение помехоустойчивости и уменьшение времени вхождени  в синхронизм.

На чертеже приведена структурноэлектрическа  схема устройства дл  синхронизации по циклам.

Устройство дл  синхронизации по циклам содержит дешифратор 1 синхрогруппы , первый элемент ИЛИ 2, регистр 3 сдвига, первьй элемент И 4, элемент 5 задержки, счетчик 6 импульсов , второй элемент И 7, блок 8 коммутации , второй элемент ИЛИ 9, дополнительный регистр 10 сдвига,блок 11 выбора регистра.

Блок 8 коммутации содержит первый и второй элементы И 12 и 13, элемент НЕ 14.

Блок 11 выбора регистра содержит первый и второй элементы НЕ 15 и 16, первый и второй элементы И 17 и 18.

Устройство дл  синхронизации по циклам работает следующим образом.

Принимаемьм групповой сигнал поступает на вход дешифратора 1. Импульсы откликов дешифратора 1 на обнаруженные в принимаемом сигнале кодовые группы символов, идентичные кодовой группе синхросигнала, через первый элемент ИЛИ 2 поступают на вход регистра 3, содержащего п+1 двоичных элементов при длине цикла в п импуль cHbix позиций, и следующим импульсом тактовой последовательности, поступающей на тактовый вход регистра 3, записываютс  в первый двоичный элемент 3-1 регистра 3.

Записанные в регистр 3 отклики дешифратора 1 поступают с выхода регистра 3 на вход блока 8.

Если отклик на выходе дешифратора 1 повторилс  через п импульсных позиций (через цикл) и записалс  в первый двоичньм элемент 3-1 регистра 3, то наличие записи в первом двоичном элементе 3-1 регистра 3 импульса отклика разрешает прохождение через блок 8 на вход первого элемента ИЛИ 2 импульса с выхода регистра 3, записанного в регистр 3 на той же позиции предыдущего цикла.

В случае регул рности формировани  в каж,дом цикле на одной и той же

72515

позиции импульса отклика на выходе дешифратора 1 в регистре 3 рециркулирует последовательность следующих подр д импульсов, увеличивающа с  5 при каждой перезаписи на одну импульсную позицию за счет импульса отклика с выхода дешифратора 1 , прибавл емого к началу последовательности импульсов, прошедшей через блок 8

с выхода регистра на его вход.

При отсутствии повторени  через цикл импульса отклика на выходе дешифратора 1 и, как результат, отсутствии записи импульса в первом двоичном элементе 3-1 регистра 3 импульс (или последовательность импульсов ) с выхода регистра 3 поступает через блок В и второй элемент ИЛИ 9 на запись в дополнительный регистр

10, состо щий из h двоичных элементов . Одиночные импульсы отклика дешифратора 1, переписанные из регистра 3 в дополнительный регистр 10, не проход т через второй элемент И 7, входы которого подключены к выходам последнего 10-п и предпоследнего 10-(п-1) двоичным элементам регистра 10, а из записанной в дополнительном регистре 10 последовательности

импульсов вторым элементом И 7 исключаетс  последний импульс последовательности . Записанна  в регистре 10 последовательность импульсов поступает с частотой следовани  тактовых

импульсов с выхода второго элемента И 7 на вход блока 11. Повторное отсутствие на выходе дешифратора 1 импульса отклика этой последовательности и соответственно отсутствие

записи импульса в первый двоичный 3-1 элемент регистра 3 разрешает прохождение последовательности импульсов через блок 11 на второй элемент И 7 дл  перезаписи в дополнительный регистр 10. При следующем прохождении через второй элемент И 7 последовательность импульсов сокращаетс  еще на одну импульсную позицию. Таким образом, с каждой рециркул цией в дополнительном регистре 10 длина рециркулирующей импульсной последовательности уменьшаетс  на одну импульсную пози1 ию. При совпадении записи в первый

Claims (3)

1. двоичный элемент 3-1 регистра 3 импульса отклика с выхода дешифратора 1 с по влением первого импульса последовательности с выхода дополнительного регистра 10 на выходе второго элемента И 7 блок 11 пропускает эту последовательность на вход первого элемента ИЛИ 2 дл  записи в регистр 3. При этом в блоке 11 за прещаетс  прохождение последователь ности импульсов с выхода второго элемента И 7 на выход блока, подклю ченный к второму элементу ИЛИ 9, и последовательность исключаетс  из рециркул ции в дополнительном регис ре 10. Если перезапись последовательности импульсов с выхода второго элемента И 7 в дополнительный регистр 10 происходит, то по вление в проде се перезаписи в первом двоичном элементе 3-1 регистра 3 отклика с выхода дешифратора 1 не производит в блоке 11 переключени  на запись в регистр 3 следующих импульсов последовательности , так каждый записанный в первый двоичньш элемент 10-1 дополнительного регистра 10 импульс последовательности разрешает прохождение через блок 11 следующего импульса последовательности только на перезапись в дополнительный регистр 10. Таким образом, при регул рном по влении на одной и той же позиции цикла импульсов отклика на выходе дешифратора 1 в регистре 3 накапливаетс  рециркулирующа  последователь ность следующих подр д импульсов увеличивающа с  при каждой перезаписи на одну импульсную позицию. При первом же нарушении регул рности по влени  импульса отклика на выходе дешифратора 1 соответствующа  импуль сна  последовательность через блок 8 записываетс  в дополнительньй регистр 10 и исключаетс  из рециркул ции в регистре 3. Рециркул ци  записанной в дополнительный регистр 10 последовательности импульсов осуществл етс  столь ко раз, сколько раз на выходе дешифратора 1 не сформируетс  импульс отклика на соответствующей этой последовательности позиции цикла.Причем при каждом по влении последовательности на выходе дополнительного регистра 10 ее длина уменьшаетс  на од ну импульсную позицию за счет исключени  на втором элементе И7 последнего импульса последовательности. 154 При формировании на вьосоде деЬифратора 1 импульса отклика соответствующа  последовательность с выхода дополнительного регистра 10 через блок 1 1 и первый элемент HJIId 2 перезаписываетс  в регистр 3 сдвига, где продолжаетс  ее накопление за счет прибавлени  импульсов отклика к началу последовательности. При поиске и определении позиции синхросигнала в канале св зи с помехами число правильно дeшифpиpye fыx синхрогрупп накапливаетс  в Виде непрерывной последовательности в регистре 3, а число неопознанных дешифратором 1 синхрогрупп вычитаетс  из этой последовательности на выходе дополнительного регистра 10 во втором элементе И 7. Количество импульсов в последовательност х , циркулирующих в регистре 3, представл ет собой текущие численные значени  разности между наличием и отсутствием откликов дешифратора 1 на позици х цикла, соответствующих этим последовательност м, отсчитываемые с момента начала анализа принимаемого группового сигнала устройством цикловой сихронизации. Положение позиции циклового синхронизма в цикле принимаемого группового сигнала определ етс  по накоплению в соответствующей импульсной последовательности определенного числа импульсов, представл ющего разность между наличием и отсутствием откликов дешифратора 1 на этой позиции . Численное значение разности определ етс  числом входов первого элемента И 4, подключенных к выходу дешифратора 1, и входом последних двоичных элементов k (п+1) регистра Зи равно (п+1) - (k-1) +1. При наличии импульсов на всех указанных входах первого элемента И 4 на его выходе формируетс  импульс, фиксирующий положение начала цикла в принимаемом групповом сигнале. Импульс с выхода первого элемента И 4 производит сброс счетчика, работаюг его в режиме непрерывного счета до п последовательности тактовых импульсов , поступающий на его счетный вход, и осуществл ет фазирование последовательности цикловых импульсов на его выходе. С выхода первого элемента И 4 импульс, фиксирующий положение начала цикла через элеS мент 5 задержки,производит сброс (установку в ноль) двоичных элементов регистра 3, т.е. очищает регистр и подготавливает устройство цикловой синхронизации дл  нового этапа анализа принимаемого группового сигнала . Врем  задержки импульса на эле менте 5 задержки определ етс  требо ванием, предъ вл емым к длительности импульса входной цепью сброса счетчика 6, и реализуетс  моментом сброса (установки в ноль двоичных элементов) регистра 3. В режиме синхронизма импульс с выхода первого элемента И 4 подтверж дает фазу цикловых импульсов на выходе счетчика 6. Формула изобретени  1. Устройство дл  синхронизации по циклам, содержащее последовательно соединенные дешифратор синхрогруп пы, первьй элемент ИЛИ, регистр сдви га и первый элемент И, а также элемент задержки, счетчик импульсов и второй элемент И, причем выход дешиф ратора синхрогруппы подключен к соот ветствующему входу первого элемента И, выход которого подключен к объеди ненным первому входу счетчика импуль сов и через элемент задержки - к первому входу регистра сдвига, при этом вторые входы регистра сдвига и счетчика импульсов  вл ютс  входом последовательности тактовых импульсов , причем вход дешифратора синхрогруппы  вл етс  входом устройства, выход счетчика импульсов - выходом устройства, отличающее с  тем, что, с целью повышени  помехоустойчивости и уменьшени  времени вхождени  в синхронизм, введены пос ледовательно соединенные блок комму тации, второй элемент ИЛИ и дополни тельньй регистр сдвига, а также блок выбора регистра, при этом первый вход блока коммутации подключе к первому выходу регистра сдвига, второй выход блока коммутации подкл чен к второму входу первого элемен156 та ИЛИ, при этом объединенные второй вход блока коммутации и первый вход блока выбора регистра подключены к второму выходу регистра сдвига,причем второй вход блока выбора регистра подк.пючен к первому выходу дополнительного регистра сдвига, а третий вход - к выходу второго элемента И, при этом первьш выход блока выбора регистра подключен к второму входу второго элемента ИЛИ, а второй выход - к третьему входупервого элемента ИЛИ, причем второй и третий выходы дополнительного регистра сдвига подключены к соответствующим входам второго элемента И, а второй вход дополнительного регистра сдвига объединен с вторым входом счетчика импульсов.
2. 2.Устройство по п. 1, отличающее с  тем, что,блок коммутации выполнен в виде последовательно соединенных первого элемента И, элемента НЕ и второго элемента И, при этом первый вход первого элемента И объединен с вторым входом второго элемента И и  вл етс  первым входом блока коммутации, при этом второй вход первого элемента И  вл етс  вторым входом блока коммутации, а выходы первого и второго элементов И  вл ютс  соответственно первым и вторым выходами блока коммутации.
3. 3.Устройство по п. 1, отличающеес  тем, что, блок выбора регистра выполнен в виде последовательно соединенных первого элемента НЕ, первого элемента И, второго элемента НЕ и второго элемента И, при этом первьй и второй входы первых элементов НЕ и И  вл ютс  соответственно вторым и третьим входами блока выбора регистра, причем третий вход первого элемента И  вл етс  первым входом, а выход - вторым выходом блока выбора регистра, второй вход второго элемента И объединен с вторым входом первого элемента И, а выход второго элемента И  вл етс  первым выходом блока выбора регистра.