SU1496014A1 - Устройство избирательного вызова - Google Patents

Abstract

Изобретение относитс  к технике св зи. Цель изобретени  - повышение помехоустойчивости. Устр-во содержит переключатель 1, преобразователь 2 сигнала, блок сравнени  3, интегратор 4, блок индикации 5, блок синхронизации 6, генератор-делитель 7, управл ющий регистр 8, дешифратор 9, таймер 10 и анализатор 11 сигналов. Принцип работы устр-ва избирательного вызова основываетс  на осуществлении анализа элементарных посылок кодовой вызывной последовательности и использовании временного различи  истинных и ложных синхроимпульсов. При этом временной интервал дл  анализа синхроимпульсов задаетс  таймером 10. В устр-ве используетс  синхронный метод обработки сигналов и примен етс  способ фазировани  по рабочим импульсам. Это обеспечивает надежное подключение устр-ва к вызывному каналу на все врем  его анализа. Повышение помехоустойчивости к воздействию импульсных помех и посторонних сигналов достигаетс  за счет исключени  накоплени  ложных импульсов и сокращени  времени анализа вызывных каналов при наличии в них помех. 2 ил.

Description

Ю

Ш

Изобретение относитс  к технике св зи и может быть использовано в составе многоканальных систем приема и обработки избирательных сигна- лов.

Цель изобретени  - повышение помехоустойчивости .

На фиг. 1 приведена блок-схема устройства избирательного вызова; на фиг. 2 - возможна  схемотехническа  реализаци  анализатора сигналов. Устройство избирательного вызова содержит переключатель 1, преобразователь 2 сигнала, блок 3 сравнени , интегратор 4, блок 5 индика1щи, блок 6 синхронизации, генератор-делитель 7, управл ющий регистр 8, дешифратор 9, таймер 10, анализатор 11 сигналов, вход 12 блока 5, элемен- ты ШШ-НЕ 13 и 14, инвертор 15, счетчик 16, элемент ИЛИ-НЕ 17, счетчик 18, регистр 19, элементы Н-НЕ 20, 21 и 22; дешифратор 23, элемент ИЛИ 24, вход 25 блока 3, вход 26 таймера 10, выход 27 таймера 10, вход 28 таймера 10 и вход 29 таймера 10. .

Принцип работы устройства избирательного вызова основываетс  на осу- ществлении анализа элементарных посылок кодовой вызывной последовательности и использовании временного различи  .истинных и ложных синхроимпульсов , причем временной интервал дл  анализа синхроимпульсов задаетс  таймером 10.

Устройство работает следующим образом .

В исходном состо нии, когда сигналы вызова не поступают ни по одному из каналов на входы устройства избирательного вызова, переключатель 1 осуществл ет поочередное подключение каждого кана.ла к входу преобразова- тел  2 на врем , необходимое дл  анализа наличи  сигнала вызоваi Посколь ку каждому каналу соответствует сво  вызывна  кодова  последовательность, то одновременно с переключением кана лов происходит и смена кодовых последовательностей , записанных в дешифраторе 9 и испсльзуемьгх дл  анализа принимаемых сигналов. Управление работой переключател  1 и смена кодовы последовательностей в-дешифраторе 9 обеспечиваютс  с помощью управл ющего регистра 8, тактовые импульсы дл  которого формируютс  с помощью гене5

0

5

0 5 д з

ратора-делител  7. Кроме того, одновременно со сменой канала информаци  о его номере с выхода управл ющего регистра 8 подаетс  на вход 12 блока 5.

При наличии в каком-либо канале сигнала вызова, который представлен кодовой последовательностью двух тональных частот, этот сигнал через переключатель 1 поступает навход преобразовател  2, формирующего соот- ветствуюпще импульсные последовательности . Сформированные импульсные последовательности поступают на вход блока 3 сравнени  и на вх од блока 6 синхронизации, который вырабатывает так товые импульсы дл  дешифратора 9.

Кроме того, последовательность двух тональных частот с выхода переключател  1 поступает на вход анализатора 11, который представл ет собой след щий частотомер, анализирующий наличие или .отсутствие в канале сигналов требуемой частоты. Принцип действи  анализатора 11 основан ,

на подсчете числа импульсов за образцовый интервал временк который составл ет 0,8-0,9 длительности элементарной посылки.

Анализатор 11 работает следующим образом.

Генерат.ор образцовой частоты, вы- полненный на элементах ИЛИ-НЕ 13 и 14, вырабатывает последовательность

.импульсов, поступающую через инвертор 15 на счетчик 16. Пока на его :i выходе напр жение логического нул , элемент ИЛИ-НЕ 17 пропускает последовательность выходных импульсов на счетчик 18. По окончании интерна- ла счета фронтом импульса с выхода счетчика 16 происход т блокировка элемента ИЛИ-НЕ 17 и одновременна  запись в регистр 19 информации с выходов счетчика 18. Положительным перепадом импульса с выхода элемента ИЛИ-НЕ 14 элементами 20 и 21 формируетс  импульс сброса счетчиков 16 и 18. Аналогичный импульс сброса-, но без записи в регистр 19, вьфабатыва- етс  узлом защиты от переполнени , вьшолненным на элементах И-НЕ .22 и 21. Это происходит при переполнении счетчика 18, когда на входах элемента И-:НЕ 22 одновременно по вл етс  сигнал логической единицы. Узел защиты исключает по вление ложной команды на выходе дешифратора

51

23. Последний преобразует сигналы, поступающие из регистра 19, в дес тичную форму представлени . При этом на двух соответствующих вькодах дешифратора 23 по вл ютс  сигналы соответствующие приему двух тональных частот. Эти сигналы через элемент ИЛИ 24 подаютс  на вход 25 блока 3 сравнени , обеспечива  в даль- нейшем вьщачу сигналов с его выхода (например, открыва  электронный ключ).

В устройстве избирательного вызова используетс  синхронный метод обработки сигналов. При этом примен етс  способ фазировани  по рабочим импульсам., заключающийс  в том, что блок 6 из всей кодовой последовательности вьщел ет моменты смены пол рности рабочих импульсов (момен- ты перехода 1 в О и О в 1) и формирует в эти моменты импульсы синхронизации. Эти импульсы обеспечивают подстройку фазы тактовых им- пульсов дещифратора 9, Кроме того, импульсы синхронизации на вход 26 таймера 10, который представл ет собой ждущий мультивибратор. Первым синхроимпульсом таймер 10 запускает- с  и вырабатывает импульс, длительност которого выбираетс  в 1,5-2 раза больше длительности одной посылки в 1мпульсной последовательности вызывного сигнала.

Этот импульс с выхода 27 таймера 10 поступает на вход управл ющего регистра 8, блокиру  его и преп тству  вьщаче им сигналов на переключение каналов и дешифратора 9 (напри- мер разрыва  св зь с помощью электронного ключа между генератором- делителем 7 и управл ющим регистром 8). Таким образом устройство избирательного вызова остаетс  подключен45

ным к тому каналу, по которому поступает кодова  последовательность.

Анализ поступающей кодовой импульсной последовательности осуществл етс  в блоке 3 сравнени , который сопоставл - 50 ВТ ее с эталонной адресной последовательностью , записанной в дешифраторе 9 Сравнение кодовых последовательностей производитс  поимпульсно. Совпадение каждой пары импульсов (при наличии разрешающего сигнала с анализатора 11) фиксируетс  в интеграторе 4, представл ющем собой ес тичный счетчик. Кроме того, им55

Q

5 20 25 зо

дд

45

50

5

146

пульсы совпадени  поступают на вход 28 таймера 10 и перезапускают его. Тем самым обеспечиваетс  надежное подключение устройства избирательного вызова к вызывному каналу на все врем  его анализа. При поступлении подр д импульсов совпадени  (величина N определ ет порог срабатывани  интегратора 4 и выбираетс  исход  из допустимой веро тности ложного приема кодовой комбинации длиной N элементов) с выхода интегратора 4 поступает сигнал в блок 5 индикации, который фиксирует как факт наличи  вызова, так и номер канала, по которому вызов поступил (по сигналу с управл ющего регистра 8).

Этим же сигналом по входу 29 блокируетс  таймер 10 (разрываетс  св зь от блока 3 сравнени ). Вследствие этого снимаетс  блокирующий сигнал с входа управл ющего регистра 8 и он (с очередным тактовым импульсом ) переводит переключатель 1 и дешифратор 9 на анаЛиз следующего канала. Кроме того, задним фронтом импульса таймера 10 интегратор 4 сбрасываетс  в исходное состо ние (счетчик обнул етс ).

Таким образом, устройство избирательного вызова обладает.высокой помехозащищенностью,. Так как формирование импульсов синхронизации происходит только в моменты смены пол рности рабочих импульсов, то при наличии в анализируемом канале помех Хшумо- вых, широкополосных) и отсутствии вызывных сигналов импульсы синхронизации с выхода блока 6 не поступают и таймер 10 находитс  в исходном состо нии. Кроме того, осуществл етс  трехступенчатый параллельный анализ принимаемого сигнала: анализ частоты и длительности посылки в анализаторе 11 сигналов и анализ структуры сигнала в блоке 3 сравнени . Т.е. дл  того, чтобы помеха воздействовала на устройство избирательного вызова, необходимо совпадение трех условий: ее длительность должна быть не менее 0,8-0,9 длительности элементарной посылки, она должна иметь соответствующее частотное заполнение и ее логическое представление (О или 1) должно совпасть с записанным в дешифраторе 9. Веро тность совпадени  трех взаимонезависимых событий крайне мала. Если вследствие воздействи  нмпульс .иой помехи или сигналов посторонних корреспондентов ложный синхроимпульс все же будет выработан , то произойдет только кратко- временное срабатывание таймера 10, который, не получа  сигналов с выхода блока 3, быстро вернетс  в исходное состо ние. При этом задним фронтом импульса таймера Ю происходит дополнительное обнуление интегратора 4, что исключает накопление ложных импульсов и повышает надежность работы.

Таким образом, преимущества уст- ройства избирательного вУзова состо т в повышении его помехоустойчивости к воздействию импульсных помех и посторонних сигналов, а также в сокращении времени анализа вызыв- ных каналов при наличии в них помех,.

Claims (1)

1. Формула изобретени 

   Устройство избирательного вызова, содержащее последовательно соединенг ные переключатель, преобразователь сигнала, блок сравнени , интегратор и блок индикации, последовательно . соединенные блок синхронизации, ге-

   нератор-делитель, управл ющий регистр и деишфратор, при этом второй выход преобразовател  сигнала подключен к входу блока синхронизации, второй выход которого подключен к второму входу дешифратора, выход которого подключен к второму входу блока сравнени , а выход управл ющего регистра-к управл ющему входу переключател , М информа1щонных входов которого  вл ютс  соответственно М входами устройства избирательного вызова, отличающеес  тем, что, с целью повышени  помехоустойчивости , введены таймер и анализатор сигналов, вход и выход которого подключены соответственно к выЧ

   ходу переключател  и третьему входу блока сравнени , выход которого подключен к первому входу таймера, второй и третий входы которого под- ключены соответственно к; входу генератора-делител  дедител  частоты и выходу интегратора, второй вход которого Нодключен к, первому выходу таймера, второй выход которого подключен к . второму входу управл ющего регистра которого подключен к второму входу блока индикации.

   Фиа:2