SU1646058A1 - Дешифратор врем импульсных кодов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах телеуправлени  и передачи цифровой информации, иелью изобретени   вл етс  повышение достоверности дешифратора . ПешиЛратор врем импульсных кодов содержит генератор 1 тактовых импульсов , коммутатор 2, элемент И 3, элемент НЕ 4, элемент И-НЕ 5, счетчик 6 импульсов, триггеру 7-9, регистр 10 и блок 11 посто нной пам ти . 1 ил ,

Description

5

IB

Г7

0Э -U

ф

о

СП

00

J1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах управлени  и передачи цифровой информации.

Целью изобретени   вл етс  повышение достоверности дешифратора.

На чертеже представлена Функциональна  схема дешифратора.

Дешифратор врем импульсных кодов содержит генератор 1 тактовых импульсов , коммутатор 2, элемент ИЗ, элемент НЕ 4, элемент И-НЕ 5, счетчик 6 импульсов,триггеры 7-9, регист 10 и блок 11 посто нной пам ти, а также управл ющие входы 12-15, информационный вход 16, информационные входы 17 и управл ющий выход 18„

Дешифратор работает следующим образом .

Импульс, поступающий на вход 14 (вход начальной установки), подаетс  на Р-вход D-триггера 8 и сбрасывает его. Нулевой потенциал с выхода триг

30

35

гера 8 поступает на вход элемента 3 25 на вход дешифратора помехи длитель- и запрещает прохождение тактовых импульсов через элемент 3 на синхровход счетчика 6.

Кроме того, нулевой потенциал с выхода триггера 8 поступает на вход управлени  предустановкой счетчика 6, предустанавлива  его в состо ние, соответствующее временной базе декодируемой кодовой группы, целочисленное значение которой поступает на вход 12 устройства.

При поступлении помехи на вход дешифратора последний работает следующим образом.

Импульс помехи поступает на вход коммутатора 2. При поступлении на вход управлени  самоконтролем нулевого уровн  коммутатор 2 транслирует импульс помехи на D-вход триггера 7, на С-вход которого поступают импульсы с выхода генератора 1. На выходе триггера 7 передний и задний фронты импульса декодируемой группы по вл ютс  по переднему фронту тактовых импульсов при наличии и отсутствии импульсов декодируемой группы на D-входе.

ность адресной последовательности тождественна времени между первым и вторым импульсами кодовой группы (Ј(-г) .

иерез врем , равное времени , с выходов счетчика 6 на адресные вхо ды А блока 11 поступает текущий адрес , соответствующий временному интервалу и Ј в двоичном представлении , причем

,;

,

где N2 - количество поступивших на счетчик тактовых импульсов. Через врем  ь после помехи на вход импульсов декодируемой группы импульсов не поступает„

Таким образом, полный адрес, поле ступающий на адресные входы блока 11 3л

40

через врем  ет вид

м-Я. после помехи, име50

Аподнг О.

По адресу AnoAHiB блоке 11 в разр де (табл. 1) признак блокировки счета в виде нулевого значени  (по остальным адресам за некоторым исключением, которое описано ниже, в ее этом разр де занесено единичное знаТаким образом,осуществл етс  синхронизаци  импульса помехи с тактовой частотой,,

Синхронизированный импульс помехи с выхода триггера 7 поступает на вход установки S триггера 8 и устанавливает его в единичное состо ние Высокий потенциал с выхода триггера 8 разрешает прохождение тактовых импульсов через элемент 3 на синхро- вход по вычитанию счетчика 60

Этот же высокий потенциал, поступа  на вход управлени  предустановкой счетчика 6, разрешает счет.

Кроме того, синхронизированный импульс помехи поступает на вход КИ блока 11 (табл. 2), модиЛициру  тем самым адресс

Под действием тактовых импульсов, поступающих на синхровход по вычитанию , счетчик 6 Лормирует убывающую последовательность, поступающую на входы А текущего временного интервала блока 11 (табл. 2).

Длительность адресной последовательности тождественна длительности базы кодовой группы с Ј только в случае поступлени  на вход дешифратора кодовой группы. В случае поступлени 

на вход дешифратора помехи длитель-

ность адресной последовательности тождественна времени между первым и вторым импульсами кодовой группы (Ј(-г) .

иерез врем , равное времени , с выходов счетчика 6 на адресные входы А блока 11 поступает текущий адрес , соответствующий временному интервалу и Ј в двоичном представлении , причем

,;

,

где N2 - количество поступивших на счетчик тактовых импульсов. Через врем  ь после помехи на вход импульсов декодируемой группы импульсов не поступает„

Таким образом, полный адрес, поступающий на адресные входы блока 11 л

через врем  ет вид

м-Я. после помехи, име

Аподнг О.

По адресу AnoAHiB блоке 11 в разр де (табл. 1) признак блокировки счета в виде нулевого значени  (по остальным адресам за некоторым исключением, которое описано ниже, в этом разр де занесено единичное значение ) ;

Г

a«.°,akoA,0...

i 1

°А

Нулевое значение с выхода блокировки счета блока 11 поступает на вход элемента 5, инвертируетс  и далее поступает на синхровход D-триг- гера 8 (на D-вход которого поступает нулевой уровень)„ В результате триггер сбрасываетс  в нулевое состо ние Нулевой уровень с выхода триггера поступает на вход элемента 3 и блокирует поступлени  счетных импульсов на синхровход по вычитанию счетчика 6, этот же нулевой уровень, поступа  на вход управлени  предустановкой счетчика 6, вызывает его предустанов ку до значени , равного целочисленному значению временной базы декодируемой группы„ После этого дешифратор готов к декодированию поступающих на его вход кодовых групп.

Таким образом, дешифратор уже через врем  после поступлени  помехи готов к декодированию кодовых групп.

Рассмотрим работу дешифратора в режиме Самоконтроль.

Перевод в режим Самоконтроль осуществл етс  подачей на вход управлени  самоконтролем дешифратора высокого уровн . Этот высокий уровень поступает на вход сброса триггера 9 и и снимает блокировку, разреша  работу триггера по синхровходу0

Кроме того, этот высокий уровень поступает на вход управлени  коммутатора 2, в результате чего он транслирует на D-вход триггера 7 импульсы тестовой кодовой группы блока 11„ В этот момент на адресные входы блока 11 поступает адрес

ai 0 akoA °--«0

поЛИцач По этому адресу в блоке 11

в разр де Рдд+е-ц (табл. 1) записано единичное значение, которое выполн ет функцию первого импульса тестовой группы:

Wi {аг,0,а,од,0,..о 1 ,

Это единичное значение в качестве первого импульса тестовой кодовой группы поступает через коммутатор 2 на D-вход триггера 7. На этом триггере этот импульс синхронизируетс  с тактовой частотой,

Синхронизированный первый импульс тестовой кодовой группы поступает на вход установки S триггера 8 и устанавливает его в единичное состо 0

0

ние о Положительный потенциал с выхода триггера 8 разрешает прохождение тактовых импульсов через элемент 3 на синхровход по вычитанию счетчика 6. Этот же положительный потенциал , поступа  на вход управлени  предустановкой счетчика 6, разрешает счет0

Кроме того, синхронизированный первый импульс тестовой кодовой группы поступает на вход КИ блока 11 (табл. 2), модиЛициру  тем самым адрес.

Под действием тактовых импульсов, поступающих на синхровход по вычитанию , счетчик 6 формирует убывающую последовательность а-, поступающую на входы текущего временного интервала блока 11 (табл. 2). Длительность адресной последовательности тождественна длительности базы кодовой группы $Ј„

Го соответствующим адресам в раз- 5 р де Р м д (табл. 1) занесены импульсы тестовой кодовой группы, которые через коммутатор 2 поступают на D-вход триггера 7 и далее декодируютс  так же, как и импульсы кодовой группы, поступающие на вход импульсов кодовой группы дешифратора.

В блоке 11 предварительно занесена по принципу ожидани  информаци  о временном местоположении импульсов

0

декодируемой тестовой кодовой труп-

пы в пределах с Г этой группы,

В результате декодировани  последнего импульса тестовой кодовой группы блока 11 на одном из выходов признаков декодировани  кодовых групп по вл етс  импульс. По вление этого импульса означает декодирование тестовой кодовой группы.

Импульс декодировани  тестовой кодовой группы поступает на синхровход триггера 9, устанавлива  его в единичное значение (на D-вход этого триггера поступает высокий уровень).

Высокий уровень с выхода этого триггера поступает на выход индикации исправности дешифратора.

Анализиру  сигнал на этом выходе после перевода дешифратора в режим Самоконтроль, можно судить об исправности дешифратора.

При подаче на вход управлени  самоконтролем нулевого уровн  последний поступает на вход сброса тригге- . ра 9 и сбрасывает его в нулевое сос

16A605R

то ние, тем самым снимает высокий уровень с его выхода и выхода индикации исправности дешифратора. Таким образом,устройство вновь готово к работе в основном режиме и в режиме Самоконтроль.

Таблица 1

ДКИ

Признаки декодировани  кодовых групп

Рм

р

м-н

Выходы признаков декодировани  оче редкого импульса

20

AUB

M+P+t

M-fC-t-2

Выход импульсов

тестовой кодовой

группы

Выход блокировки

счета

Таблица 2

Входы текущего временного интервала 40

К-1

VK4

Выход импульсов декодируемой группы 45 Входы управлени  процессом декодировани 

А

w+e

Вход кода выбора

кодовой расстановки

к+е+р

5

0

5

0

0

5

0

5

8

Claims (1)

1. В режиме декодировани  первой группы дешифратор работает аналогично прототипу о Формула изобретени 

   Дешифратор врем импульсных кодов, содержащий генератор тактовых импульсов , выход которого соединен с первыми входами элемента И и первого .триггера, выход которого соединен с первыми входами блока посто нной пам ти и второго триггера, выход которого соединен с первым входом счетчика импульсов и вторым входом элемента И, выход которого соединен с вторым входом счетчика и через элемент НЕ с первым входом регистра, первый вход которого соединен с вторым входом блока посто нной пам ти , первые выходы которого соединены с соответствующими вторыми входами регистра, вторые выходы которого  вл ютс  информационными выходами дешифратора, первые выходы счетчика импульсов соединены с третьими входами блока посто нной пам ти, вторые входы которого соединены с соответствующими третьими входами регистра, третьи входы счетчика импульсов и четвертые входы блока по сто нкой пам ти  вл ютс  соответственно первыми и вторыми управл ющими входами дешифратора, отличающийс  тем, что, с целью повышени  достоверности дешифратора, в него введены коммутатор, третий триггер и элемент И-НЕ, выход которого соединен с третьим входом второго триггера, второй выход счетчика импульсов и третий выход регистра соединены соответственно с первым и вторым входами элемента И-НЕ, четвертый выход регистра соединен с первым входом коммутатора, выход которого соединен с вторым входом первого триггера, первый вход третьего триггера подключен к одному из вторых выходов регистра, второй вход третьего триггера объединен с одноименным входом коммутатора и  вл етс  четвертым управл ющим входом дешифратора , третий вход коммутатора и выход третьего триггера  вл ютс  соответственно информационным входом и управл ющим выходом дешифратора.