SU582586A1 - Устройство дл приема сигналов времени и кодовой информации о текущем времени - Google Patents

Description

1

Изобретение относитс  к технике св зи и может использоватьс  в устройствах приема сигналов времени и образцовых частот в составе телевизионных сигналов.

Известно устройство дл  приема сигналов времени и кодовой информации о текущем времени, содержащее селектор сигналов времени , один из выходов которого подключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключены к соответствующим входам дещифратора .

Однако известное устройство обладает низкой помехоустойчивостью.

Цель изобретени  - иовыщение точности приема сигналов времени.

Дл  этого в устройство дл  приема сигналов времени и кодовой информации о текущем времени, например, передаваемых в телевизионном сигнале, содержащее селектор сигналов времени, один из выходов которого нодключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключены к соответствующим входам дещифратора, введены триггер задержки, элемент ИЛИ, второй регистр сдвига, запоминающий блок и триггер считывани , при этом выходы селектора сигналов времени подключены к входам триггера задержки, выход которого соединен со сбросовым входом

второго регистра сдвига и через элемент ИЛИ - с первым входом триггера считывани  и со сбросовым входом первого регистра сдвига, выход последного разр да которого

подключен к сдвиговому входу второго регистра сдвига к второму входу триггера считывани  и к другому входу элемента ИЛИ, причем выходы второго регистра сдвига подключены к соответствующим входам дещифратора , выходы которого подключены к входам запоминающего блока, а выход последнего разр да второго регистра сдвига соединен с третьим входом триггера считывани , выход которого подключен к управл ющему входу

запоминающего блока.

На чертеже изображена стрзктурна  электрическа  схема предлагаемого устройства.

Устройство дл  приема сигналов времени и кодовой информации о текущем времени, например , передаваемых в телевизионном сигнале , содержит селектор 1 сигналов времени, один из выходов которого подключен к входу декодера 2 и к сдвигающему входу первого регистра 3 сдвига, выходы которых подключены к соответствующим входам дешифратора 4, триггер 5 задержки, элемент ИЛИ 6, второй регистр 7 сдвига, запоминающий блок 8 и триггер 9 считывани . Выходы селектора 1 сигналов времени подключены к

Claims (1)

1. выходам триггера 5, выход которого соединен со сбросовым входом второго регистра 7 сдвига и через элемент ИЛИ 6 - с первым входом триггера 9 считывани  и со сбросовым входом первого регистра 3 сдвига, выход последнего разр да которого подключеи к сдвиговому входу второго регистра 7 сдвига, к второму входу триггера 9 считывани  и к другому входу элемепта ИЛИ 6. Выходы регистра 7 подключены к соответствующим входам дешифратора 4, выходы которого подключены к входам запоминающего блока 8, а выход последнего разр да регистра 7 соединен с третьим входом триггера 9 считывани , выход которого подключен к управл ющему входу запоминающего блока 8. Устройство работает следующим образом. Секундные сигналы с одного из выходов селектора 1 сигналов времени, определ ющие начало приема кодовой информации, поступают на сбросовый вход второго регистра сдвига 7 и через элемент ИЛИ 6 на сбросовый вход первого регистра сдвига 3, но так как кодовую информацию первого разр да (единицы секунд) текущего времени передают первыми четырьм  сигналами времени, следующими с частотой 25 Гц, после начала каждой секунды, то начало выделени  кода задержано на 40 мс при помощи триггера задержки 5. Секундный импульс, пройд  через единичный вход триггера задержки 5 и элемент ИЛИ 6 устанавливает первый регистр сдвига 3 в первое положение. В таком же положении уже находитс  второй регистр сдвига 7. Это подготовит дешифратор 4 к приему информации. Со второго выхода селектора 1 сигналов времени кодовые сигналы поступают на вход декодера 2, который осуществл ет выделение импульсов заданной длительности (2 и 5 MIKC), поступающих на один из входов дешифратора 4, на другие входы которого поступают селекторные импульсы с выхода первого регистра сдвига 3 и второго регистра сдвига 7; а с выходов дешифратора 4 импульсы кода текущего времени, соответствующие логическим «О или «1 подаютс  на соответствующие входы заиоминающего блока 8 и информаци  записываетс  в запоминающий блок 8. Ири поступлении с селектора 1 второго сигнала времени с частотой повторени  25 Гц первый регистр сдвига 3 перейдет во второе положение, второй регистр сдвига 7 останетс  в первом, а информаци  с выходов дешифратора 4 запишетс  в запоминающий блок 8. При поступлении с селектора 1 третьего сигнала времени частотой 25 Гц первый регистр сдвига 3 перейдет в третье положение, второй регистр сдвига 7 остаетс  в первом и информаци  запишетс  в запоминающий блок 8. Наконец при поступлении с селектора 1 четвертого сигнала времени частотой 25 Гц первый регистр сдвига 3 перейдет в четвертое положение, второй регистр сдвига 7 останетс  R первом и информаци  занишетс  в запоминающий блок 8, Иос.;1с Н()ст -плсг1и  на вход первого регистра сдвига 3 первых четырех сигналов времени частотой 25 Гц, обеспечивающих прием первого разр да (едиииц секунд) эталонных часов, импульсов с четвертого выхода первого регистра сдвига 3 возвратит этот регист) в первое положение, а второй регистр сдвига 7 установит во второе положение. Далее работа элементов устройства происходит аналогичным образом с той лишь разницей , что второй регистр сдвига 7 разрешает прохождение через дешифратор в запоминающий блок прин той информации соответветствующих разр дов эталонных часов. Импульс с шестого выхода второго регистра сдвига 6, обеспечивающий расшифровку шестого разр да (дес тки часов), подготовит к переключению через один из единичных входов триггер считывани  9, переключение которого произойдет только после поступлени  импульса с четвертого выхода первого регистра сдвига 3 (при приеме шестого разр да ) на другой единичный вход триггера считывани  9. Далее импульс с выхода триггера считывани  9 поступит на управл ющий вход запоминающего блока 8 и разрешит считывание накопленной информации с выходов заноминающего блока 8 в соответствующие разр ды местных электроиных часов, юказаии  которых будут скорректированы в соответствии с состо ни ми двоично-дес тичных декад, выполн ющих функции запоминающего устройства . Иовыщениую надежность и точность приема сигналов времени и кодовой информации о текущем времени обеспечивает триггер считывани  9, установка которого в исходное состо ние также, как первого 3 и второго 7 регистров сдвига происходит первым (секундным ) сигналом с селектора 1, а переключение возможно лишь в том случае, если на оба единичных входа триггера считывани  9 оступ т импульсы с соответствующих выхоов первого 3 и второго 7 регистров сдвига. оэтому в случае сбо  одного из регистров на один из единичных входов триггерг. считыани  9 не поступит нужный импульс и он останетс  в исходном состо нии. Поэтому в случае сбо  одного из регистров а один из единичных входов триггера 9 счиывани  не ноступает нужный импульс и он стаетс  в исходном состо нии. Предложенное устройство позвол ет доольно быстро с повышенной точностью и наежностью осЗществл ть прием сигналов ремени и кодовой информации о текущем ремени, передаваемых в составе телевизионых сигналов. Формула изобретени  Устройство дл  приема сигналов времени кодовой информации о текущем времени,

   например, передаваемых в телсвизлопном спгналс;. содержащее селектор сигп.алов времеип , одни 1з выходов которого подключен к входу декодера и к сдвигающему входу первого регистра сдвига, выходы которых подключепы к соответствуюи им входам дешифратора , отличающеес  тем, что, с целью повышени  точпости приема сигналов времени , введены триггер задержки, элемент ИЛИ, второй регистр сдвига, запоминающий блок и триггер считываии , при этом выходы селектора сигналов времени подключены к входам триггера задержки, выход которого соединен со сбросовым входом второго регистра сдвига и через элемент ИЛИ-с первым входом

   триггера считывани  и со сбросовым входом иервого регистра едвига, выход последнего разр да которого подключен к сдвиговому входу второго регистра сдвига, к второму входу триггера считывани  и к другому входу элемента ИЛИ, причем выходы второго регистра сдвига подключены к соответствуюП1НМ входам дешифратора, выходы которого подключены к входам запоминающего блока , а выход последнего разр да второго регистра сдвига соединен с третьим входом триггера считывани , выход которого подключеи к управл ющему входу запоминающего блока.

   15

   sL ixsU lx-чЬчЬM Nl N

   Nixvl/

   j, чf b/коды инфо/}ма(ии

   J О текущем бремени

   t