SU1215167A1 - Устройство дл синхронизации импульсов - Google Patents

Abstract

Изобретение относитс  к импуЛьс- ной технике и может использоватьс  в устройствах преобразовани  дл  синхронизации с тактовой частотой . случайных последовательностей импульсов произвольной длительности, в устройствах обработки, накоплени  и пе , редачи информации, когда необходимо уменьшить веро тность потери полезной информации, заключенной во входном сигнале. Цель изобретени  - по- вышение надежности устройства - достигаетс  исключением возможности пропуска входных импульсов при сохранении пропорциональности длительности выходных импульсов числу периодов следовани  .тактовых импульсов, с которыми полностью или частично совпадает входной импульс. Устройство содержит регистры 1 и 8 сдвига, формирователи 2 и 9 коротких импульсов, логический элемент ИЛИ 3 тактовых импульсов 4, входную 5, выходную 6, логический I 7, логический коммутатор 10, выполненный на. логических элементах 11 и 12 и коьму-. тирующем элементе 13. 2 ил. (Л

Description

1

Изобретение относитс  к импульсной технике и может быть использовано дл  осуществлени  синхронизации с тактовой частотой случайных последовательностей импульсов произволь- ной длительности в устройствах преоб разовани , обработки, накоплени  и передачи информации, дл  которых необходимо минимизировать веро тность потери полезной информации, заключен , ной во входном сигнале.

Целью изобретени   вл етс  повышение надежности функционировани  путем исключени  возможности пропус- ка входных импульсов при сохранении пропорциональности длительности выходных импульсов числу периодов следовани  тактовых импульсов , с которыми полностью или час- тично совпадает входной импульс.

На фиг.1 приведена функциональна  схема устройства дл  синхронизации импульсов; на фиг.

о

времен

ные диаграммы его работы.

Устройство дл  синхронизации импульсов содержит регистр 1 сдвига, формирователь 2 коротких импульсов , элемент ИЛИ 3, шину 4 тактовых импульсов, входную шину 5 и вы- ходную шину 6, шину 7 логической 1, второй регистр 8 сдвига, второй формирователь 9 коротких импульсов , логический коммутатор 10, вы- полненньм на логических эдементах 11 и 12 и коммутирующем элементе 13 Выходы коммутатора 10 соединены с тактовыми входами первых разр дов обоих регистров 1 и 8 сдвига, информационный вход соединен с входной ши ной, а вход управлени  подключен к выходу второго разр да первого регистра 1 сдвига, к входу первого формировател  2 коротких импульсов и к первому входу элемента ИЛИ 3, выход которого соединен с выходной шиной 6, а второй вход - с входом второго формировател  9 коротких импульсов и выходом второго разр да второго регистра 8 сдвига, причем ин- формационные входы обоих регистров 1 и 8 сдвига св заны с шиной 7 логической 1, тактовые входы всех разр дов репистров I и 8 сдвига, кроме первых, подключены к шине 4 тактовых импульсов, а входы обнулени  первых разр дов первого и второго регист- ров 1 и 8 сдвига соединены с выхо

0

5 0

5

0 з 0 5 j

672

дами соответственно первого и второ-) го формирователей 2, 9 коротких импульсов .

Устройство работает следующим образом .

В исходном состо нии .при отсутствии входной информации (логический Q) на шине 5 устройства на выходах всех разр дов регистров сдвига сохран етс  состо ние логического О и данный потенциал через элемент ИЛИ 3 поступает на выходную шину 6 устройства . Низкий потенциал.с выхода второго разр да регистра 1 сдвига, поступающий на управл ющий вход логического коммутатора, закрьшает схему И 11 и открьшает схему И 12, обеспечива  передачу сигнала с входной шины 5 (фиг.2 а) на тактовый вход первого разр да регистра сдвига (фиг.2с),

Передним фронтом гшпульса входной информации логическа  1, поступающа  с шины 7 на информационный вход регистра 1 сдвига, записываетс  первый разр д, и на его выходе по вл етс  логическа  1 (фиг. 2d).

Передним фронтом ближайшего тактового импульса (фиг., ь), поступшо- щего через шину 4 на тактовый вход второго разр да регистра 1 сдвига, логическа  1 с выхода первого разр да переписываетс  на выход второго разр да регистра сдвига (фиг.2в) и через элемент ИЛИ 3 поступает на , выходную шину 6 устройства (фиг.2|1). Одновременно высокий потенциал логической 1 с выхода второго разр да регистра 1 сдвига поступает на управл ющий вход логического коммутатора 10, где открьшает схему И 11 и закрьшает схему И 12, а также через формирователь 2 коротких импульсов фиг.2 f сбрасьшает в исходное состо ние первый разр д регистра Г сдвига (фиг.2 d).

Если в момент переключени  логического коммутатора 10 и в последующее врем , большее периода следовани  тактовых импульсов, на входной шине 5 устройства отсутствует высокий потенциал, то триггер первого разр да регистра 8 сдвига не измен ет своего состо ни , а во второй разр д регистра 1 сдвига очередным тактовым импульсом записыйаетс  логический О с выхода первого разр да этого же регистра, в резуль312151

тате в логическом коммутаторе 10 : вновь закрьгоаетс  схема ИМ, открываетс  схема И 12, и все устройство приходит в исходное состо ние.

Если Б момент переключени  второго 5 разр да регистра 1 сдвига из состо ни  логического О в состо ние логической 1 на входной шине 5 присутствует высокий потенциал или же этот потенциал поступает на вход Ю после переключени  второго разр да регистра 1 сдвига, но ранее прихода очередного тактового импульса , на тактовый вход первого разр да регистра 8 сдвига через схему И 11 15 поступает положительньй перепад (фиг.2а),. который записьшает в этот разр д логическую 1, присутствующую на шине логической 1. Очередным тактовым гдапульсом логическа  20 1 с выхода первого разр да регистра 8 сдвига (фиг.2Ь} записьшаетс  во второй разр д., этого регистра сдвига ( фиг.З; ) и через элемент ИЛИ 3 поступает на выход устройства, а че- 25. рез формирователь коротких импульсов 9 (фиг.2)) устанавливает в исходное состо ние первый разр д регистра 8 сдвига.

Одновременно на выход второго раз- зо р да регистра I сдвига с выхода первого разр да этого же регистра пере- письшаетс  логический О, который к этому моменту времени установлен на выходе этого разр да сигналов с 35 выхода формировател  2 коротких импульсов. Низкий потенциал, поступающий на управл ющий вход логического коммутатора 10 с выхода второго разр да регистра I сдвига, снова 40 закрывает схему И П и открьшает схему И 12 логического коммутатора 10.

Если в этот момент времени на входной шине 5 присутствует высокий 5 потенциал, то на тактовом входе первого разр да регистра 1 сдвига снова возникает положительный перепад и на выходе этого разр да устанавливаетс  логическа  I , котора 

очередным тактовым импульсом перепи- сьшаетс  во второй разр д этого регистра Сдвига и через элемент ИЛИ 3 поступает на выход устройства, а также снова переключает логичес- кий коммутатор 10.

Дл  обеспечени  записи логической 1 в первые разр ды регистров

5 0 5.

о 5 0

5

0

5

67

в момент переключени  логического коммутатора 10 сигнал обнулени  на выходах формирователей коротких импульсов должен заканчиватьс  раньше , чем произойдет переключение логического коммутатора.

Таким образом, при поступлении на шину 5 прот женных импульсных сигналов, совпадающих во времени полностью или частично с двум  и более периодами повторени  тактовых импульсов, имеет место поочередна  запись информации в регистры сдвига и на выходе устройства в течение соответствующего количества периодов повторени  тактовых импульсов поддерживаетс  высокий потенциал .до тех пор, пока на шину 5 не поступит низкий потенциал, совпадающий во времени не менее, чем с двум  передними фронтами следующих подр д тактовых импульсов, после чего устройство приходит в исходное состо ние.

Предложенное устройство обеспечивает синхронизацию с тактовыми импульсами случайных последовательностей импульсов произвольной длительности, поступающих на вход устройства в произвольные моменты времени, так как с помощью логического коммутатора входной сигнал всегда подаетс  на вход того регистра сдвига, который в данный момент времени не зан т обработкой информации .

Выходной сигнал устройства представл ет последовательность импульсов , синхронизированную с тактовыми импульсами, причем наличие высокого уровн  произвольной длительности на входе устройства в любом периоде , повторени  тактовых импульсов приводит к формированию высокого уровн  на выходе устройства во всем еле дукицем периоде повторени  тактовых импульсов. Ошибка синхронизации не превышает периода повторени  такго-г вых импульсов, т.е. периода дискретизации .

При необходимости получени  одно временно с синхронизацией задержки выходной импульсной последовательности на N периодов следовани  тактовых импульсов, иеобходимо входы элемента ИЛИ 3 подключить к выходам N+2 разр дов регистров сдвига.

Claims (1)

1. Формула изобретени 

   Устройство дл  синхронизации импульсов , содержащее первый регистр сдвига, первый формирователь коротких импульсов, элемент ИЛИ, шину тактовых импульсов, входную и выходную шины, отличающеес  тем, что, с целью повышени  надежности функционировани  устройства, в него введены шина логической 1, второй регистр сдвига, второй формирователь коротких импульсов и логический коммутатор, выходы которого соединены с тактовыми входами первых разр дов обоих регистров сдвига,информационный вход логического коммутатора соединен с вход шиной, а вход управлени  логического коммутаа b с d е f

   h

   L

   / к

   Заказ 911/59Тираж 818Подписное

   ВНИИ1ВД Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Филиал ППП Патент, г.Ужгород, ул.Проектна , 4

   тора подключен к выходу второго разр да первого регистра сдвига, к входу первого формировател  корот- ких импульсов и к первому входу элемента ИЛИ, выход которого соединен с выходной шиной, а второй вход - с входом второго формировател  коротких импульсов и выходом второго разр да регистра сдвига, причем информационные входы обоих регистров сдвига соединены с шиной логической 1, тактовые входы старших разр дов регистров сдвига подключены к шине тактовых импульсов, а входы обнулени  первых разр дов первого и второго регистров сдвига соединены с выходами соответственно первого и второго формирователей коротких импульсов ,