SU1213434A1 - Цифровой фазовращатель - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может быть использовано в качестве исполнительного элемента систем регулировани  по фазе , частоте или временной задержке . Фазовращатель содержит счетчик 1, блок 2 сравнени , фазоза- дающий блок 3, буферный регистр 4, информационный вход которого подключен к шине передачи информации , а тактовый вход - к выходу элемента 5 И-НЕ, входы которого подключены соответственно к шине Сигнал, шине Запрос и входу инвертора 6. Элемент 7 И-НЕ,О - триггеры 8, 9 и 11, триггер 10 с раздельным управлением, RS-триггер 12, элемент 14 И-НЕ, второй вход которого подключен к шине сигнала Установка, а выход - к элементу 13 И-НЕ. В качестве сигнала Установка могут быть использованы как периодические импульсные последовательности, так и сигналы, формируемые встроенными устройствами контрол . Введение блоков, контролирующих возникновение ложной информации в элементах управлени  и исключающих, прохождение сбоев в фазозадающий блок, способствует повышению надежности фазовращател . I ил. § (Л ИтвнаЛю

Description

i ,

Изобретение относитс  к радиотехнике и может быть использовано в качестве исполнительного элемента систем ав томатического регулировани  по фазе, частоте или временной задержке.

Цель изобретени  - повышение надежности работы устройства достигаетс  введением блоков, контролирующих возникновение ложной информации в элементах управлени  и исключ ающих прохождение сбоев в фа- зозадающий блок..

На чертеже приведена функциональна  схема цифрового фазовращател .

Устройство содержит счетчик 1, счетный вход которого подключен к шине входного опорного сигнала, а выходы - к первым входам блока 2 сравнени , вторые входы которого соединены с выходами фазозадающего блока 3, входы которого соединены с вьпсодами буферного регистра 4, информационный вход которого подключен к шине передачи информации, а тактовый вход соединен с выходом элемента И-НЕ 5, первый вход которого подключен к шине Синхросигнал , а второй его вход - к шине сигнала .Запрос и к входу инвертора 6, выход которого соединен с первым входом элемента И-НЕ 7, выход которого соединен с входом записи фазозадающего . блока 3, основной и сопр женный выходы блока 2 сравнени  соединены с информационными входами первого и второго D-триггеров 8 и 9 соответственно, выходы которых подключены к входам триггера 10 с раздельным управлением , выход которого подключен к выходной шине, выход второго D-триг гера 9 соединен с входом третьего D-триггера 11, тактовый вход которого соединён с тактовьми входами первого и второго D-триггеров 8 и 9 с тактовьм входом триггера 10 с раздельным управлением и со счетным входом счетчика 1 ; инверсный вьпсод третьего D-триггера 11 соединен с R-входом RS-триггера 12 и первым входом элемента И-НЕ 13, а выход RS-триггера 12 соединен с вторым входом элемента И-НЕ 1А, второй вхо которого подключен .к шине сигнала Установка, выход элемента И-НЕ 14 соединен с вторым входом элемента

13434 ,2

И-НЕ 13, выход которого-соединен с вторым входом второго элемента И-НЕ 7, а выход инвертора 6 кроме того, соединен с входом S-тригге- 5 ра 12.

Предлагаемое устройство работает следующим образом.

На счетный вход счетчика 1 по- JO ступают входные импульсы с частотой повторени  f. При этом происходит периодическое изменение кода, записанного в счетчике 1 с периодом K/fд, где К - коэффициент пересче- )5 та. счетчика 1 . Измен ющийс  код А; с выходов разр дов счетчика 1 поступает на первые входы блока 2 сравнени , на вторые входы которого поступает код Bj с выходов фазозада- 2Q ющего блока 3.На выходах Р и Р блока 2 сравнени  синхронно с моментами совпадени  входных кодов формируютс  импульсы с частотой повторени  f.., fn/K, сдвинутые один

вы л U

25 относительно другого на половину периода частоты fftbi .. Однако, кроме .полезных импульсов, на выходах Р и Р блока сравнени  могут присутствовать паразитные импульсы, наэд личие которых обусловлено вли нием конечных задержек и времени срабатывани  реальных элементов устройства. Дп  фильтрации паразитных импульсов сигналы с выходов блока 2 сравнени  подаютс  на информационные входы двух тактируемых фильтров с пам тью, на тактовые входы которых поступает сигнал опорной частоты f. В качестве тактируемых фильтров с пам тью могут быть использованы синхронные D-триггеры с д ойной пам тью. Вследствие того, что длительность паразитных импульсов существенно меньше длительности полезных, на выхо дах d и d D-триггеров 8 и 9 формируютс  импульсы, соответствующие только полезным составл ющим сигналов совпадени  Р и Р . Таким образом , на входы триггера 10 с раз-

5 дельным управлением поступают последовательности только полезных импульсов, сдвинутые один относительно другого на половину периода частоты с начальной фазой, оп55 редел емой моментом совпадени 

кодов на выходах счетчика 1 и фазозадающего блока 3 в соответствии с поступающими на его вход сигна35

40

лами управлени  U , и сигнал с выходов буферного регистра 4 вызывает изменение фазы.меандра, следующего с частотой , , на выходе .триггера 10 с раздельньм управле- нием с минимальным дискретом

utf л«ии 360 /К

(1)

При поступлении сигнала Запрос на вход элемента И-НЕ 5 разрешает- с  прохождение сигнала Синхронизаци  через этот элемент на тактовый вход буферного регистра 4, что обеспечивает запись информации поступающей по шине Информаци , последовательно во времени в буферный регистр 4. К моменту окончани  сигнала Запрос в буферном регистре 4 записываетс  код управлени  фазой Uynp. По окончании сигнала Запрос на первый вход элемента И-НЕ 7 поступает разрешающий потенциал с выхода инвертора 6.

Кроме того, сигнал Запрос, поступает на S-вход R-S-триггера 12 и устанавливает его выход в состо ние логической единицы, котора  поступает на первый вход элемента И-НЕ 14, на второй вход ко- торог о поступает сигнал логического нул  с шины Установка. При эт на выходе элемента И-НЕ 14 действует уровень логической единицы, поступающий на второй вход элемента И-НЕ 13.

Сигнал совпадени  d с выхода D-триггера 9 поступает на информа- ционный вход D-триггера 11, в результате чего на выходе последнего формируетс  импульс, сдвинутый относительно основного импульса совпадени  d на величину (2н-1 )fp и синхронизированный с импульсами опорной частоты f . Сигнал с инверного выхода D-триггера 11 чере элементы И-НЕ 13 и 7 поступают на вход Запись фазозадающего блока 3 и обеспечивает изменение управл ющего кода В: на его выходе в соответствии с вновь записанньм в буферном регистре 4 кодом управлени  фазой Uunp . Кроме того, сигнал с инверсного выхода D-триггера 1 1 поступает на R-вход R-S.-триггера 12 и устанавливает его выход в состо ние Логический нуль. При этом изменение кода Bj на выходе фазозадающего блока 3 происходит с за13434 ..

держкой V относительно импульсов опорной частоты f, действующих на тактовом входе D-триггера 11. С точностью до величины высшего по- 5 р дка малости у равно у .

Таким образом, изменение кода В происходит синхронно с импульсами , сдвинутыми относительно основного импульса совпадени  d на вели- 10 чину

йТ, T(2+l)f +у . (2)

Из сравнени  выражений (l) и (2) видно, что они равны. Следовательно,

введение в цепь формировани  сигнала Запись в предлагаемом устройстве по сравнению с известным дополнительного элемента И-НЕ 13 не приводит к ухудшению динамических .

свойств фазовращател  и снижению надежности его работы при значени х изменени  фазы выходного сигнала, близких к ir . Это достигаетс  за счет подачи сигнала Запись непосредственно на вход записи фазоза--- дающего блока 3 при одновременном исключении из состава предпагаемо- го устройства и схем совпадени , вход щих в буферный блок известног

го. При этом в фазозадающий блок

3конструктивных изменений не вноситс .

В том случае, если по очередному сигналу Запрос в буферный реглстр

4был записан запрещенный код управлени  фазой UN , то по сигналу совпадени  d с задержкой на один период частоты следовани  f, этот код переписываетс  в фазозадающий блок 3. Значение этого кода В| находитс  в интервале запрещенных кодов Ag...A, при этом совпадени  кодов в блоке 2 сравнени  не происходит , и, следовательно, не формируютс  импульсы совпадени  d

и d, что приводит к блокировке выхода устройства.

При следующем обращении к устройству по сигналу Запрос в буферный регистр 4 записываетс 

разрешенный код, но переписи его в фазозадающий блок не происходит, поскольку отсутствуют импульсы d . Одновременно сигнал Запрос, проход  через инвертор 6 поступает на S-Bxofl R-S-триггера и устанавливает его выход в состо ние логической единицы, котора  поступает

наПТервый вход элемента И-НЕ 14, разреша  прохождение сигнала Установка с второго входа элемента И-НЕ 14 на его выход. Через элементы И-НЕ 13 и 7 он поступает на вход Запись фазозадающего блока и обеспечивает перепись разрешенного кода управлени  фазой U

З

фазозадающий блок 3. При этом на выходе блока 2 сравнени  по вл ютс  импульсы совпадени  Р и Р, которые, проход  D-триггеры 8 и 9, поступают на триггер 10 с раздельным управлением, на выходе которого по вл етс  меандр с частотой следовани  f ц, , и предлагаемое устройство разблокируетс . Кроме того, сигнал с инверсного выхода D-триггера 11 поступает на R-вход R-S-триггера 12 и возвращает его выход в исходное состо ние логического нул .

В качестве сигнала Установка могут быть использованы как периодические импульсные последовательности , так и сигналы, формируемые встроенными устройствами контрол .

Claims (1)

1. Формула изобретени

   Цифровой фазовращатель, содержащий счетчик, элемент совпадени , фазозадающий блок, буферный регистр , три D-триггера, триггер с раздельным управлением, два элемента И-НЕ и инвертор, вход которого соединен с шиной Запрос и первым входом первого элемента И- НЕ, второй вход которого подключен к шине Синхросигнап, а выход перСоставитель В.Шубин Редактор Т.Кугрьш1ева Техред м.Пароцай, Корректор-С.Шек мар

   779/56

   Тираж 730Подписное

   ВНИШШ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Филиал ШШ Патент, г. Ужгород, ул. Проектна , 4

   вого элемента И-НЕ соединен с тактовым входом буферного регистра, информационный вход которого сое- динен с шиной Информаци , причем счетный вход счетчика подключён к шине опорного сигнала, к счетным входам трех D-триггеров и к счетному входу триггера с раздельным уп- равлением, выход которого подключен к шине выходного сигнала, а его входы соединены с выходами первого и второго Л-триггеров, информационные входы которых подключены к ос- новному и сопр женному выходам элемента совпадени , первые и вторые входы которого соединены соответственно с выходами счетчика и с выходами фазозадающего блока, а выход

   второго D-триггера соединен с информационным входом третьего D-триггера , отличающийс  тем, что, с целью повьшени  надежности , в него дополнительно введены третий и четвертый элементы И НЕ и RS-триггер, S-вход которого подключен к выходу инвертора, а Н-вход соединен с инверсным выходом третьего D-триггера и с первым входом третьего элемента И-НЕ, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого подключен к входу Запись фазозадающего блока, входы которого

   подключень к выходам буферного регистра , причем второй вход третьего элемента И-НЕ соединен с выходом четвертого элемента И-НЕ, первый вход которого соединен с выходом

   RS-триггера, а второй его вход соединен с шиной сигнала Установка.