SU1415447A2 - Устройство фазового пуска - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  при передаче дискретных сообщений в системах сеансной св зи. Цель изобретени  - расширение функциональных возможностей путем увеличени  команд фазового пуска. Дл  достижени  цели в устр-во введены на передающей стороне элемент ИЛИ 15, инвертор 16 и дополнительно триггер 7 и элементы Н 9, 10, а на приемной стороне - три дополнительных элемента ИЛИ,два элемента И, два блока сравнени , дополнительные счетчик, коммутатор, регистр сдвига, три инвертора и триг гер. Работа устр-ва основываетс  на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в пр мом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в пр мом виде - одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту . Каждый участок разбиени  в соответствии со свойством ре- курренты начинаетс  и заканчиваетс  определенной комбинацией. 2 ил. (Л

Description

ГЧ)

Фиг

1

ИзоГфетение относитс  к электросв зи , может использоватьс  при передаче дискретных сообщений в системах сеансной св зи и  вл етс  усовершенствованием изобретени  по авт. св. № 1282347.

Цель изобретени  - расширение функциональных возможностей путем увеличени  команд фазового пуска. JQ

На фиг.1 представлена структурна  . электрическа  схема части устройства фазового пуска; на фиг. же, приемной части устройства.

Устройство содержит на передающей 15 стороне коммутатор 1, элемент ИШ 2, формирователь 3 сигналов Начальное положение, анализатор 4 рекуррентной последовательности, регистр 5 сдвига, триггер 6, дополнительный триггер 7, 20 элемент И 8, первый и второй дополнительные элементы И 9 и 10, блок 11 сравнени , схемы 12 совпадени , блок 13 пам ти, шифратор 14, элемент ИЛИ 15 и инвертор 16.25

На приемной стороне устройство содержит дешифратор 17 команд, коммутатор 18, дополнительный коммутатор 19, элемент ИЛИ 20, первый, второй, третий и четвер Тз1Й дополнительные 30 элементы ИЛИ 21 - 24, первый, второй, третий и четвертый блоки 25 - 28 сравнени , счетчик 29, дополнительный счетчик 30, триггер 31, первый и второй элементы И 32 и 33, первый, ,с второй и третий инверторы 34 - 36, регистр 37 сдвига, дополнительный регистр 38 сдвига и первый и второй дешифраторы 39 и 40.

Устройство фазового пуска работа- дд ет следующим образом.

Работа устройства основываетс  на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в пр мом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в пр мом виде - одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту . Каждый участок разбиени  в соответствии со свойством ре- курренты начинаетс  и заканчиваетс  вполне определенной комбинацией, за- писанной в регистр сдвига. Например, последовательность максимальной длины , формируема  10-разр дным регистром сдвига (1021 бит),разбиваетс  на

14154472

дес ть участков длиной 100 бит каждый , что соответствует дев ти адреса корреспондентов с участками, передаваемыми в пр мом виде, дев ти адресам корреспондентов с участками, передаваемыми в инвертированном виде, и одному циркул ру. При этом на передаче коммутатор 1, который представл ет собой обычный переключатель устанавливаетс  в определенное положение , соответствующее адресу выбран ного корреспондента.

На одной из N выходных шин коммутатора 1 (N - половина числа адресов .) по вл етс  потенциал, поступающий на формирователь, а на управл ющий вход устройства в случае переда чи участка рекуррентной последовательности в пр мом виде сигнал не поступает, и с пр мого выхода дополнительного триггера 7 на первый вход первого дополнительного элемента И 9 подаетс  сигнал, разрешающий поступление участка рекуррентной последова тельности в пр мом виде на выход уст ройства. В противном случае управл ю щим сигналом триггер 7 устанавливаетс  в состо ние, при котором с его инверсного выхода на первый вход вто рого дополнительного элемента И 10 подаетс  сигнал, разрешающий поступление участка рекуррентной последова тельности на инвертор 16, а следовательно , выдачу участка рекуррентной последовательности на выход устройства в инвертированном виде. По сигналу Пуск с выхода триггера 6 формирователь 3 в зависимости от адреса устанавливает разр ды регистра 5 сдвига в требуемое начальное положение , одновременно триггер 6 с помощь элемента И 8 замыкает цепь обратной св зи регистра 5 сдвига.

Под действием тактовых импульсов на выход устройства поступает рекуррентна  последовательность в пр мом или инвертированном виде, начина  с записанной начальной комбинации, до тех пор, пока в регистре сдвига не окажетс  комбинаци , соответствующа  концу заданного участка последовательности . Эта комбинаци  вьщел етс  с помощью анализатора 4, на который по одной из N входных щин поступает сигнал от коммутатора 1, При этом в зависимости от выбранного адреса шиф ратор 14 устана линлет k блока пам ти в состо ние, соответствукидее

дый, что соответствует дев ти адреса корреспондентов с участками, передаваемыми в пр мом виде, дев ти адресам корреспондентов с участками, передаваемыми в инвертированном виде, и одному циркул ру. При этом на передаче коммутатор 1, который представл ет собой обычный переключатель устанавливаетс  в определенное положение , соответствующее адресу выбранного корреспондента.

На одной из N выходных шин коммутатора 1 (N - половина числа адресов .) по вл етс  потенциал, поступающий на формирователь, а на управл ющий вход устройства в случае переда чи участка рекуррентной последовательности в пр мом виде сигнал не поступает, и с пр мого выхода дополнительного триггера 7 на первый вход первого дополнительного элемента И 9 подаетс  сигнал, разрешающий поступление участка рекуррентной последовательности в пр мом виде на выход устройства . В противном случае управл ющим сигналом триггер 7 устанавливаетс  в состо ние, при котором с его инверсного выхода на первый вход второго дополнительного элемента И 10 подаетс  сигнал, разрешающий поступление участка рекуррентной последовательности на инвертор 16, а следовательно , выдачу участка рекуррентной последовательности на выход устройства в инвертированном виде. По сигналу Пуск с выхода триггера 6 формирователь 3 в зависимости от адреса устанавливает разр ды регистра 5 сдвига в требуемое начальное положение , одновременно триггер 6 с помощь элемента И 8 замыкает цепь обратной св зи регистра 5 сдвига.

Под действием тактовых импульсов на выход устройства поступает рекуррентна  последовательность в пр мом или инвертированном виде, начина  с записанной начальной комбинации, до тех пор, пока в регистре сдвига не окажетс  комбинаци , соответствующа  концу заданного участка последовательности . Эта комбинаци  вьщел етс  с помощью анализатора 4, на который по одной из N входных щин поступает сигнал от коммутатора 1, При этом в зависимости от выбранного адреса шифратор 14 устана линлет k блока пам ти в состо ние, соответствукидее

3141

конечной k-разр дной комбинации участка рекуррентной последовательности, С поступлением каждого тактового им- иульса на схемах 12 совпадени  происходит сравнение состо ни  разр дов регистра 5 сдвига с комбинацией, записанной в блоке 13 пам ти. При одинаковых состо ни х на выходах всех схем совпадени  12 по в тс  О, при этом на выходе элемента ИЛИ 15 по витс  сигнал О, который переключает триггер 6 в исходное состо ние.

Передача заданного участка рекуррентной последовательности, соответ- ствующего конкретному адресу, прекращаетс . На приеме дополнительный коммутатор 19, которьш представл ет собой обычный переключатель, в зависимости от необходимости приема уча- стка рекуррентной последовательности в пр мом или инвертированном виде (что зависит от адреса получател ) подключает к входам второго дешифратора 40 разр ды регистра 37 сдвига или дополнительного регистра 38 сдвига соответственно. Входной сигнал поступает на вход первого блока 25 сравнени , через третий инвертор 36 - на вход третьего блока 27 сравнени , через коммутатор 18 - на вход регистра 37 сдвига и через коммутатор 18 и первый инвертор 34 - на вход дополнительного регистра 38 сдвига. В случае приема участка рекуррентной пос- ледовательности в пр мом виде в момент выделени  безыскаженного зачетного участка на выходе счетчика 29 по вл етс  сигнал, привод щий триггер 31 в состо ние, разрешающее про- хождение сигнала через первый элемент И 32, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной св зи регистра 37 сдвига, который начинает автономное формирование участка последовательности до выделени  конца участка рекуррентной последовательности дешифраторами . Второй дешифратор 40 у каждого корреспондента выдел ет только свою определенную комбинацию конца участка рекуррентной последовательности. Дешифратор 17 команд одинаковый у всех корреспондентов (дешифратор циркул рного соотношени ). Если дл  циркул ра выбран последний участок рекурренты, то дешифратор 17 команд вьщел ет комбинацию , соответствующую концу рекуррентной последовательности. Участок

рекуррентной последовательности, со- отнетствующий циркул рной передаче, передаетс  только в пр мом виде.

В случае приема участка рекуррентной последовательности в инвертированном виде в момент выделени  безыскаженного , (зачетного) участка на вь1- ходе дополнительного счетчика 30 по вл етс  сигнал, привод щий триггер 31 в состо ние, разрешающее прохождение сигнала через второй элемент И 33, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной св зи дополнительного регистра 38 сдвига, который начинает автономное формирование участка последовательности до выделени  конца участка рекуррентной последовательности вторым дешифратором 40.

Claims (1)

1. Формула изобретени 

   Устройство фазового пуска по авт. св. № 1282347, отличающеес  тем, что, с целью расширени  функциональных возможностей,путем увеличени  команд фазового пуска, введены на передающей стороне дополнительный триггер, первый и второй дополнительные элементы И, инвертор и элемент Ш1И, при этом первый вход дополнительного триггера  вл етс  входом сигнала управлени  устройства второй вход дополнительного триггера подключен к выходу анализатора рекуррентной последовательности, пр мой и инверсный выходы дополнительного триггера св заны с первыми входами первого и второго дополнительных элементов И соответственно, выход элемента И подключен к вторым входам первого и второго дополнительных элементов И, выход первого дополнительного элемента И соединен с первы входом элемента ИЛИ, второй вход которого подключен к выходу инвертора, вход которого подключен к выходу второго дополнительного элемента И, при этом выход элемента ИЛИ  вл етс  выходом устройства, а на приемной стороне - второй, третий и четвертый дополнительные элементы ИЛИ, первый и второй элементы И, третий и четвертый блоки сравнени , дополнительный счетчик, дополнительный коммутатор, дополнительный регистр сдвига, первый , второй и третий инверторы и

   51/.

   триггер, при птом выход второго блока сравнени  соединен с первым управл ю- Щ1ГМ входом коммутатора через последовательно соединенные первый элемент И и BTopoi t дополнительный элемент ШВ{, выход счетчика подключен к второму управл ющему входу коммутатора череч третий дополнительном элемент ИЛИ, выход счетчика подключен также к первому входу триггера, второй вход которого соединен с выходом дополнительного счетчика и вторым входом третьего дополнительного элемента ИЛИ, пр мой выход триггера подключен к второму входу первого элемента И, инверсный выход триггера подключен к второну входу второго дополнительного элемента ИЛИ через второй элемент И, при этом выход коммутатора через первый инвертор подключен к информационному входу дополнительного регистра сдвига, соответствующие раз76

   р ды которого соединены с первым и вторым входами третьего блока сравнени , выход которого пбдключен к первому входу четвертого блока сравнени  и через второй инвертор - к второму входу второго элемента И, информационный вход коммутатора подключен через третий инвертор к второму входу

   четл ертого блока сравнени , выход котсфого соединен с входом Установки и через четверть1й дополнительный элемент ИЛИ - с входом Сброс дополнительного счетчика, второй вход четвертого дополнительного элемента ИЛИ соединен с выходом первого детифрато- ра, выходы разр дов регистра сдвига подключены к входу второго дешифратора через дополнительный коммутатор,

   при этом выходы разр дов дополнительного регистра сдвига подключены к другому входу дополнительного ком1чу- тато1)а.