SU1378079A1

SU1378079A1 - Устройство дл приема кодовых комбинаций

Info

Publication number: SU1378079A1
Application number: SU864022948A
Authority: SU
Inventors: Михаил Акимович Гафаров
Original assignee: Предприятие П/Я А-3706
Priority date: 1986-02-13
Filing date: 1986-02-13
Publication date: 1988-02-28

Abstract

Изобретение относитс к электросв зи и обеспечивает повышение достоверности приема. Устр-во содержит формирователь 1 уровн , элемент НЕ 2, элементы И 3, 4, 6, 10, 11, 17, 19, и 20, элементы ИЛИ 5, 9, 13 и 15, . блок 7 задержки, триггер 8 старта, счетчик 12 сканировани , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, триггер 16 цикла, буферный накопитель (БН) 18, коммутатор 21, триггер 22 запроса и триггер 23 сбо . Элементами кодовой комбинации (КК) вл ютс стартстопные сигкалы . Стартовым сигналам соответствует низкий уровень на выходе формировател 1 а стрповьм - высокий уровень. По вление стартового сигнала вызывает по вление высокого уровн на выходе элемента И 4. При единичных состо ни х триггера 8 или триггера 16 счетчик 12 начинает подсчет числа сигналов сканировани . После подсчета восьми импульсов сканировани (дл записи в середине информационного сигнала) происходит запись через элемент ИС .КЛЮЧАЮЩЕЕ ИЛИ 14 в БН 18 состо ни телеграфной линии со сдвигом в сторону старших разр дов. После правильного приема старта и установлени триггера 16 в 1 начинаетс прием п ти , элементов информационной части КК и стопового сигнала. При преждевременном прекращении поступлени стартового сигнала происходит сброс в исходное состо ние триггера 8, счетчика 12 и БН 18. 1 ил. SS

Description

ПГ

00 «

оо о

со

Изобретение относитс к электросв зи и может использоватьс дл приема кодовых комбинаций стартстопных посьток, передаваемых по телеграфным лини м в узлах обработки информации ИЛР1 узлах коммутации автоматизирован- ньгх систем управлени .

Цель изобретени - повьшение достоверности приема.

На чертеже изображена структурна электрическа схема предлагаемого устройства.

Устройство содержит формирователь 1,уровн , элемент НЕ 2, п тьм элемент ИЗ, первый элемент И 4, четвертый элемент ИЛИ 5, восьмой элемент И 6, блок 7 задержки, триггер 8 старта, третий элемент И1Ш 9, второй элемент. И 10, третий элемент И 11, счетчик 12 сканировани , второй элемент ШШ 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, первый элемент ИЛИ 15, триггер 16 цикла, седьмой элемент И 17, буферный накопитель 18, четвертый элемент И 19, шестой элемент И 20, коммутатор 21, триггер 22 запроса и триггер 23 сбо

Устройство работает следующим образом .

Через линейный вход устройства на вход формировател 1 из телеграфной линии поступают стартстопные сигналы, (посьтки), вл ющиес элементами кодовой комбинации. При этом стартовые сигналы на выходе формировател 1 имеют вид сигнала низкого уровн , а стоповый высокого уровн . Таким образом , при по влении стартового сиг- Hajta на телеграфной линии на выходе элемента И 4 по вл етс сигнал высокого уровн длительностью равной времени действи сигнала на рходе сканировани устройства (сигнал сканирова- ни по которому переводитс в 1 триггер 8 старта).

При единичных состо ни х триггера 8 старта или триггера 16 цикла (это условие формируетс на элементе ИЛИ 9) счетчик 12 сканировани начинает подсчёт числа сигналов сканировани . Частота сигналов сканировани выбираетс из расчета требуемой достоверности приема стартстопных сигналов и должны быть в 16 раз выше частоты поступлени стартстопных сигналов из телеграфной линии. После того как счетчик 12 сканировани отсчитает 8 импульсов (сигналов сканировани ) на первом выходе счетчика 12 по вл етс

0

5

0

5

0

5

0

5

0

5

сигнал высокого уровн , по которому происходит занесение состо ни телеграфной линии со сдвигом в сторону старших разр дов в буферный накопитель 18.

Таким образом в буферный накопитель 18 заноситс 1, так как сигна- лы телеграфной линии, поступающие с выхода формировател 1 на информационный вход буферного накопител 18, проход т через элемент ИСКЛЮЧАЩЕЕ ИЛИ 14, который управл етс нулевым выходом триггера 16 цикла и в данный момент находитс в исходном состо нии . Данна 1 в буферном накопителе 18 необходима дл управлени накоплением приема кодовой комбинации в буферном накопителе 18. Сигналом, которым производитс занесение первой 1 в буферный накопитель 18, производитс так же установка в единичное состо ние триггера 16 цикла через элемент И 11. Если в процессе приема стар гового сигнала, когда триггер 8 старта находитс в единичном состо ний, а триггер 16 цикла находитс в нулевом состо нии, изменитс состо ние выхода формировател 1 с низкого уровн на высокий, т.е. произойдет пре одев еменное прекращение поступлени стартового сигнала, то через элементы И 3 и ИЛИ 5 произойдет сброс в исходное состо ние триггера 8 старта, через элементы И 6 и ИЛИ 13 сброс в исходное состо ние счетчика 12 сканировани , а через элемент ИЛИ 15 сброс в исходное состо ние буферного накопител 18, После этого поиск стартового сигнала возобновл етс сначала, как бьшо описано. В случае правг-шьного приема старта и установлени триггера 16 цикла в единичное состо ние начинаетс прием информационной части кодовой комбинации . Дл того, чтобы записать в буферный накопитель 18 достоверные значени информационных посьток необходимо записать i-шенно значени середин. каждого информационного сигнала. Дл этого первоначально определ етс середина стартового сигнала путем отсчета 8 импульсов сканировани , а в дальнейшем от этой точки отсчитываетс 16 импульсов сканировани . После отсчета счетчиком 12 шестнадцати импульсов сканировани на первом выходе счетчика 12 вновь по вл етс сигнал высокого уровн , по которому происхо10

15

20

дит занесение в буферный накопитель18 со сдвигом значени очередного информа- и(ионного сигнала.По занесении в буферный накопитель 18 всех п ти информационных элементов счетчик 12 еще раз отсчитывает 16 импульсов сканировани , и в буферный накопитель 18 записываетс 1, т.е.. значение выхода формировател 1 в момент приема стопового сигнала. В этот момент 1, .записанна перед приемом информационных элемен.тов в буферном накопителе 18 в момент приема стартового сигнала, оказываетс в 7-м разр де буферного .накопител 18 и обеспечивает сброс в исходное состо ние триггера 8 старта через элемент ИЛИ 5.

После занесени в буферньш накопитель 18 значени выхода формировател 1 в момент приема стопового сигнала счетчик сканировани 12 отсчитывает еще 7 импульсов сканировани и на всех выходах счетчика 12 наход тс сигналы высокого уровн . Наличие сигналов высокого уровн на всех выходах фиксируетс элементом И 17, на выходе которого также по вл етс сигнал высокого уровн , по которому при наличии сигнала высокого уровн на первом выходе буферного накопител 18 через элемент И 19 взводитс в 1 триггер 22 запроса. Сигналом высокого уровн с вькода элемента И 19 устанавливаетс также в исходное состо ние триггер 16 цикла, и осзтцествл ет-35 с анализ сигнала низкого уровн на выходе формировател 1 тогда как в момент стопового сигнала на выходе формировател должен быть сигнал высокого уровн . При наличии в описанный момент на выходе формировател 1 сигнала низкого уровн возводитс в 1 триггер 23 сбо через элемент И 20. При отработке запроса, поступа-

25

30

40

уровн , элемент НЕ, первый элемент первый вход которого объединен с пе вым входом второго элемента И и вл етс первым управл ющим входом устройства дл приема кодовых комбинаций , третий элемент И, первый вход которого объединен с первым входом буферного накопител и соединен с первым выходом счетчика сканировани первый вход которого соединен с вых дом второго элемента И, выход треть го элемента И соединен с S-входом триггера цикла, R-вход которого объ динен с S-входом триггера запроса и соединен с выходом четвертого элеме та И, первый вход которого соединен с пер вым выходом буферного накопите л , второй вход которого соединен с выходом первого элемента ИЛИ, первы вход которого объединен с R-входом триггера запроса и соединен с выход блока задержки, вход которого вл етс вторым управл ющим входом устройства дл приема кодовых комбинаций , отличающеес тем, что, с целью повышени достоверност приема, введены п тьш, шестой, седь мой и восьмой элементы И, второй, третий и четвертый элементы ШШ, три гер старта, триггер сбо , элемент ИСКЛЮЧАЩЕЕ PfflH И коммутатор, приче выход .-формировател уровн соединен с первыми входами п того элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также через элемент НЕ с вторым входом пе вого элемента И и первым входом шес того элемента И, второй вход которо го объединен с первым входом второг элемента ИЛИ и соединен с выходом четвертого элемента И, второй вход которого соединен с выходом седьмог элемента И, четыре входа которого с единены с соответствующими выходами счетчика сканировани , второй вход

ющего в ЭВМ от триггера 22, ЭВМ обра- которого соединен с выходом второго

0

5

0

35

5

0

40

уровн , элемент НЕ, первый элемент И, первый вход которого объединен с первым входом второго элемента И и вл етс первым управл ющим входом устройства дл приема кодовых комбинаций , третий элемент И, первый вход которого объединен с первым входом буферного накопител и соединен с первым выходом счетчика сканировани , первый вход которого соединен с выходом второго элемента И, выход третьего элемента И соединен с S-входом триггера цикла, R-вход которого объединен с S-входом триггера запроса и соединен с выходом четвертого элемента И, первый вход которого соединен с пер вым выходом буферного накопител , второй вход которого соединен с выходом первого элемента ИЛИ, первый вход которого объединен с R-входом триггера запроса и соединен с выходом блока задержки, вход которого вл етс вторым управл ющим входом устройства дл приема кодовых комбинаций , отличающеес тем, что, с целью повышени достоверности приема, введены п тьш, шестой, седьмой и восьмой элементы И, второй, третий и четвертый элементы ШШ, триггер старта, триггер сбо , элемент ИСКЛЮЧАЩЕЕ PfflH И коммутатор, причем выход .-формировател уровн соединен с первыми входами п того элемента И и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также через элемент НЕ с вторым входом первого элемента И и первым входом шестого элемента И, второй вход которого объединен с первым входом второго элемента ИЛИ и соединен с выходом четвертого элемента И, второй вход которого соединен с выходом седьмого элемента И, четыре входа которого соединены с соответствующими выходами счетчика сканировани , второй вход

которого соединен с выходом второго

щаетс к устройству с командой чтени (управл ющий вход устройства), по которой в ЭВМ вьщаютс данные (байт данных), состо щие из-бита старта в седьмом разр де, п ти информационных разр дов (битов) и бита стопа в 0-ом разр де. При обнаружении сбо во врем приема кодовой комбинации сбой выдаетс в ЭВМ в составе информационного байта на месте восьмого разр да.

Claims

Формула изобретени Устройство дл приема кодовых комбинаций , содержащее формирователь

элемента ШШ, второй вход которого объединен с вторым входом первого элемента ШШ и соединен с выходом восьмого элемента И, первый вход которого объединен с вторым входом элемента ИСКЛЮЧАЩЕЕ ИЛИ и соединен с первым выходом триггера цикла, второй выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого и второй вход третьего элемента И соединены с выходом триггера старта, S-вход которого соединен с выходом первого элемента И, а

51378079 . 6

R-вход - с выходом четвертого элемен-R-вход и S-вход триггера сбо соедита ИЛИ, первый вход которого соединенйены соответственно с выходом блока

с первым выходом буферного накопите-задержки и выходом шестого элемента

л , второй выход которого соединен с .И, второй вход п того элемента И

первым входом коммутатора, второй иобъединен с первым входом первого

третий входы которого соединены соот-элемента И, выход п того элемента И

ветственно с выходом триггера сбо соединен с вторыми входами четвертои входом блока задержки, выход тре-го элемента ИЛИ и восьмого элемента

тьего элемента ИЛИ соединен с вторым IQИ, выходы коммутатора и триггера завходом второго элемента И, выход эле-проса вл ютс вькодами устройства

мента ИСКЛЮЧАКНЦЕЕ ИЛИ соединен с тре-дл приема кодовых комбинаций, тьим входом буферного накопител .