SU1575220A1 - Устройство дл приема команд телеуправлени - Google Patents
Устройство дл приема команд телеуправлени Download PDFInfo
- Publication number
- SU1575220A1 SU1575220A1 SU884485917A SU4485917A SU1575220A1 SU 1575220 A1 SU1575220 A1 SU 1575220A1 SU 884485917 A SU884485917 A SU 884485917A SU 4485917 A SU4485917 A SU 4485917A SU 1575220 A1 SU1575220 A1 SU 1575220A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- outputs
- decoder
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Изобретение относитс к электросв зи и может быть использовано в кодоимпульсных системах телеуправлени . Цель изобретени - расширение области применени за счет обеспечени приема команд телеуправлени в пр мом и инверсном виде. Устройство содержит блоки 1,8 пам ти, счетчики 2, 3, триггеры 16-19, инверторы 13,14,20, элемент И 4, элемент ИЛИ 5, регистр 6 сдвига, ключи 11,12, дешифраторы 7,15, блоки сравнени 9,10. Прин та , заполненна и считываема на каждом такте приема информаци , котора после приема последнего символа вл етс кодовой комбинацией команды управлени , сравниваетс с одноименными элементами ключевой фазирующей комбинации в пр мом и инверсном виде. В зависимости от того, с каким (пр мым или инверсным) видом эталонной ключевой комбинации достигнуто совпадение, на исполнение передаютс информационные символы в пр мом или инверсном виде. 1 ил.
Description
Изобретение относится к электросвязи и может быть использовано в кодоимпульсных системах телеуправления.
Цель изобретения - расширение обласки применения устройства за счет обеспечения приема команд управления в прямом и инверсном виде.
На чертеже изображена структурная электрическая схема предлагаемого устройства.
Устройство содержит первый блок памяти, емкость которого равна пколичеству элементов кодовой комбинации команды, счетчики 2 и 3, ем- . >5 кость которых равна п, элемент И 4, элемент ИЛИ 5, регистр 6 сдвига, дешифратор 7, второй блок 8 памяти, емкость которого равна п, блоки 9 и 10 сравнения, ключи 11 и 12, ин- 20 верторы 13 и 14, дешифратор 1.5, триггеры 16-19 и инвертор 20. Команды управления содержат элементы ключевой фазирующей комбинации и информационные элементы. 25
Каждый принятый символ может являться последним, символом кодовой комбинации команды, запоминается и хранится в памяти в течение η тактовых импульсов (ТИ). Каждый такт прие- 30 ма происходит обновление информации символ, записанный η тактовых импульсов назад, заменяется вновь поступившим. Выбор ячейки памяти при Записи и при считывании информации осущест- 35 вляется. с помощью одного и того же счетчика 2.
После записи очередного символа на каждом такте приема и? блока памяти считываются все η символов. Последо- до вательность символов, соответствующая длительности комбинации фазового пуска, сравнивается одновременно двумя различными схемами сравнения с прямой1 и инверсной эталонной комбина- 45 цией фазового пуска.'
В зависимости от результатов сравнения на дешифрирование подключаются считанные информационные элементы в прямом или инверсном виде.
Устройство работает следующим образом.
. Каждый короткий тактовый импульс (ТИ), поступающий из устройства тактовой синхронизации (не показано) устанавливает исходное состояние счетчика.3 (на короткое время), равное' записи принятого символа, переключает блок 1 памяти из режима счи тывания в режим записи, изменяет на единицу состояние счетчика 2, и устанавливает состояние 1 триггеров 16 и 17. Принятый символ записывается в соответствующую ячейку первого блока, выбранную цепями адреса, сформи-. рованными счетчиком 2 блока 1 памяти,
В дальнейшем на счетные входы счетчиков 2 и 3 через элемент И 4 поступают импульсы с частотой обработки, выбираемой из соотношения f > п/ТИ, где η - число элементов кодовой комбинации команды, ТИ — тактовая частота приема.
При,заполнении счетчика 3 числом п·.дешифратор 15 вырабатывает'сигнал, запрещающий через инвертор 20 поступление импульсов с частотой fo$-p через элемент И 4. Запрет поступленияимпуЬьсов с частотой fofp на счетные входы.счетчиков 2 и 3 снимается выше указанной установкой исходного состояния второго счетчика 3 импульсами ТИ. Таким образом, на выходе элемента И 4 формируется пачка из η импульсов частоты f. При этом каждым импульсом частоты f считывается информация из первого блока 1 памяти, которая поступает на первые входы блоков 9 и 10, а также на первый вход ключа 12 и на вход инвертора 14. Счетчик 3 по каждой пачке импульсов f . изменяет свое состояние от 1 доп, управляя адресными входами блока 8, и ' обеспечивает считывание предварительно записанной в блок 8 эталонной ключевой комбинации фазового пуска.. Эталонная комбинация фазового пуска поступает на второй вход блока 10 и через инвертор .13 поступает на второй вход блока 9.
При исходном состоянии счетчика 3 сигнал с первого выхода дешифратора
1.5 устанавливает состояние О триггеров 18 и 19.
Поступающая на первые входы блоков 9 и 10 принятая информация сравнивается с эталонной комбинацией фазового пуска.
До приема и записи в блок 1 памяти последнего символа кодовой комбинации команды управления вследствие несовпадения элементов эталонной'кодовой комбинации фазового пуска с, элементами, считанными из блока 1 блоками 9 и 10, вырабатываются сигналы, которые, поступая на R-входы
1575'220 триггеров 16 и 17 устанавливают последние в состояние логического О.
После считывание из блока 1 количества символов, равных числу элемент -тов фазового пуска, дешифратором 15 вырабатывается сигнал, поступающий на счетный вход триггера 18 и 19, по которому записывается в триггеры 18 и 19 соответственно состояние триггеров 16 и 17 (в данном случае состояние логического О).
Сигнал логического О, поступающий с выхода триггеров 18 и 19 на управляющие входы ключей 11 и 12, сохраняет эти ключи в закрытом состоянии, поэтому считанные из блока 1 памяти элементы на информационный вход регистра 6 сдвига не поступают.
При приеме команды управления в прямом виде блоком 9 (в результате несовпадения считанных и инвертированных инвертором 14 эталонных комби• наций фазового пуска) вырабатывается серия импульсов, а блоком 10 (в результате совпадения считанных и эталонных комбинаций фазового пуска) не вырабатывается ни одного импульса.
К моменту начала считывания информационных элементов триггеры 17 и 19 находятся в состоянии 1, а триггеры 1б и 18 - в состоянии О, ключ 12 замкнут, а ключ 11 разомкнут. На информационный вход.регистра 6 сдвига поступают с блока 1 информационные элементы-в прямом виде.
, При приеме команды управления в инверсном виде (в результате сравнения считанных и эталонных прямых и инверсных элементов фазового пуска согласно вышеописанному к моменту приема информационных элементов) триггеры 16 и 18 находятся в состоянии 1, а триггеры 17 и 19 _ в состоянии О, ключ 11 замкнут, а ключ 12 разомкнут^ С блока 1 через инвертор 14 и ключ 11 на информационный вход регистра 6 поступают инвертированные (принятые в инверсном виде) информационные символы.
В регистр 6 сдвига записываются информационные символы в прямом виде. В момент поступления последнего информационного символа с дешифратора . 15 на дешифратор 7 поступает сигнал разрешения дешифрирования.
Дешифрированная команда управления поступает на выход устройства.
Преимущество предлагаемого устройства, по сравнению с известными заклй-чается в том, что принятая, запомненная и считываемая на каждом такте приема информация, которая после приема последнего символа команды управления является кодовой комбинацией команды управления, сравнивается с одноименными элементами ключевой фазирующей комбинации в прямом и ин*версном виде. В зависимости от того с каким (прямым или инверсным) видом эталонной ключевой комбинации дости:— нуто совпадение, на. дешифрирование для последующего исполнения передаются информационные символы в прямом или инверсном виде.
Использование предлагаемого устройства в отличие от известных сни'мает требование по соблюдению полярности информационного сопряжения аппаратуры с радиосредствами.
Claims (1)
- Формула изобретенияУстройство для приема команд телеуправления, содержащее первый блок памяти, первый выход которого соединен с первым входом первого блока сравнения, элемент И, первый вход которого является первым входом устройства, элемент ИЛИ, первый триггер, регистр сдвига, дешифраторы, выходы первого дешифратора являются выходами устройства, ОТ-ЛИ чающе.-. е с я тем, что, с целью расширения области применения за счет обеспечения приема команд управления в прямом и инверсном виде, в него введены счетчики, инверторы, второй блок сравнения, ключи, второй блок памяти, выход которого соединен с вторым входом первого блока сравнения и через первый инвертор - с первым входом второго блока сравнения, выход первого блока памяти подключен через второй инвертор к первому входу первого ключа и непосредственно к первому входу второго ключа и второму входу второго блока сравнения, выход которого и выход первого блок? сравнения соединены соответственно с первыми входами первого и второго триггеров, вторые входы которых объединены • с установочным входом первого счетчи- . ка, первым входом элемента ИЛИ и тактовым входом первого блока памяти и являются тактовым входом устройства, выход элемента ИЛИ соединен с входом второго счетчика, выходы которого подключены к одноименным адресным уходам первого блока памяти, выход элемента И соединен с вторым входом элемента ИЛИ и входом первого счетчика, выходы которого подключены к одноименным входам вторых блока памя- ; ти и дешифратора, первый выход вто-1 jq рого дешифратора соединен с первыми входами третьего и четвертого триггеров и через третий инвертор с вторым входом элемента И, второй выход второго дешифратора подключен к ,15 вторым входам третьего и четвертого триггера и входу первого дешифратора, . выходы первого и второго триггеров соединены с третьими входами соот5 вётственно третьего и четвертого триггеров, выходы которых подключены соответственно к вторым .входам первого и второго ключей, объединенные выходы которых соединены с первыми входом регистра сдвига, выходы которого подключены к одноименным входамi группы первого дешифратора, второй ' вход регистра сдвига является первым входом устройства, информационный вход первого блока памяти является вторым входом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884485917A SU1575220A1 (ru) | 1988-09-22 | 1988-09-22 | Устройство дл приема команд телеуправлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884485917A SU1575220A1 (ru) | 1988-09-22 | 1988-09-22 | Устройство дл приема команд телеуправлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1575220A1 true SU1575220A1 (ru) | 1990-06-30 |
Family
ID=21400676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884485917A SU1575220A1 (ru) | 1988-09-22 | 1988-09-22 | Устройство дл приема команд телеуправлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1575220A1 (ru) |
-
1988
- 1988-09-22 SU SU884485917A patent/SU1575220A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961138A (en) | Asynchronous bit-serial data receiver | |
US4307462A (en) | Synchronous demultiplexer with elastic dual-memory bit store for TDM/PCM telecommunication system | |
SU1575220A1 (ru) | Устройство дл приема команд телеуправлени | |
SU604160A1 (ru) | Устройство автоматического выравнивани времени распространени при передаче дискретных сообщений по параллельным каналам | |
SU1415447A2 (ru) | Устройство фазового пуска | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
SU1688415A1 (ru) | Устройство дл мажоритарного декодировани в целом | |
RU2029988C1 (ru) | Устройство для ввода дискретной информации | |
SU794742A1 (ru) | Устройство подавлени шумов вТЕлЕфОННОМ СлужЕбНОМ КАНАлЕ | |
SU1104498A1 (ru) | Устройство дл сопр жени | |
SU1645993A1 (ru) | Способ последовательной записи или передачи с двухчастотным кодированием и устройство дл его осуществлени | |
SU1570012A1 (ru) | Устройство временного уплотнени асинхронных каналов | |
SU915267A1 (ru) | Устройство синфазного приема импульсных сигналов г | |
SU1506584A1 (ru) | Устройство дл асинхронной коммутации цифровых сигналов | |
SU1140145A1 (ru) | Устройство дл приема информации | |
SU581592A2 (ru) | Устройство временной асинхронной коммутации импульсных сигналов | |
SU1338020A1 (ru) | Генератор М-последовательностей | |
SU1528770A1 (ru) | Генератор псевдослучайной последовательности | |
SU1322275A1 (ru) | Генератор испытательных кодов | |
SU1444787A1 (ru) | Устройство дл сопр жени канала передачи данных с магистралью | |
SU1197068A1 (ru) | Управл ема лини задержки | |
SU1354232A1 (ru) | Устройство дл приема последовательного кода | |
SU1608792A1 (ru) | Каскадный коммутатор | |
SU1019600A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1107328A1 (ru) | Устройство дл передачи многочастотных сигналов |