SU794742A1 - Устройство подавлени шумов вТЕлЕфОННОМ СлужЕбНОМ КАНАлЕ - Google Patents

Description

полнительному входу элемента ИЛИ, выход дополнительного элемента задержки через последовательно соединенные второй элемент задержки и третий дополнительный ключ подключен к третьему дополнительному входу элемента ИЛИ, первый выход решающего блока подключен к первому управл ющему входу первого дополнительного ключа, второй выход решающего блока подключен к первому управл ющему входу третьего дополнительного ключа, и третий выход решающего блока подключен к первому управл ющему входу второго дополнительного ключа, а четвертый выход решающего блока подключен одновременно к второму управл ющему входу первого дополнительного ключа, второму управл ющему входу третьего дополнительного ключа, второму управл ющему входу первого ключа и второму управл ющему входу третьего ключа, первый выход второго триггера подключен одновременно к первому входу решающего блока и к третьему управл ющему входу первого дополнительного ключа, к второму. управл ющему входу второго дополнительного ключа и к третьему управл ющему входу третьего дополнительного ключа, второй выход второго триггера подключен одновременно к третьему управл ющему входу первого ключа, второму управл ющему входу второго ключа и третьему управл ющему входу третьего ключа, управл ющий вход регенератора через инвертор подключен к входу второго триггера, первый выход первого триггера подключен к второму входу решающего блока, а сигнальные входы третьего и четвертого триггеров объединены и на них подан входной сигнал. При этом решающий блок содержит элемент задержки, выход которого подключен к первому входу первого триггера, а вход подсоединен к первому входу второго триггера и соединен с вторым входом решающего блока, первый выход второго триггера соединен с вторым входом первого триггера , второй вход второго триггера соединен с первым входом решающего блока, а первый и второй выходы первого и второго триггеров соответственно соединены с первым , вторым, третьим и четвертым выходами решающего блока.

Кроме того, решающий блок состоит из последовательно соединенных элемента задержки и первого триггера, первый и второй выходы которого соединены с первым и вторым выходами решающего блока, вход элемента задержки подключен к первому входу второго триггера и соединен с вторым входом решающего блока, первый и второй выходы второго триггера соединены с третьим и четвертым выходами решающего блока , второй вход второго триггера соединен с первым входом решающего блока и через элемент И подключен к второму входу первого триггера, первый выход второго триггера соединен с вторым входом элемента И. Кроме того, решающий блок выполнен в виде последовательно соединенных элемента задержки, инвертора, первого элемента 5 совпадени  и первого триггера, первый и второй выходы которого соединеньг с первым и вторым выходами решающего блока, выход элемента задержки через второй элемент совпадени  подключен к второму вхо10 ду первого триггера, вторые входы первого и второго элементов совпадени  объединены и подключены к первому выходу второго триггера и к третьему выходу решающего блока, четвертый выход которого соединен 15 с вторым выходом второго триггера, второй вход которого подсоединен к первому входу решающего блока, а первый вход второго триггера подсоединен одновременно к входу элемента задержки и второму входу ре0 шающего блока.

Иа фиг. 1 представлена структурна  электрическа  схема предлагаемого устройства; на фиг. 2-4 - варианты выполнени  решающего блока.

5 Устройство подавлени  шумов в телефонном служебном канале содержит шину 1 входного сигнала, триггеры 2-5, первый 6 и второй 7 элементы задержки соответственно , дополнительный элемент 8 задержки, 0 элемент 9 задержки, первый 10, второй 11 и третий 12 дополнительные ключи соответственно , элемент ИЛИ 13, первый 14, второй 15 и третий 16 ключи соответственно, регенератор 17, шину 18 асинхронных так5 товых импульсов, инвертор 19, решающий блок 20, шипу 21 тактовых импульсов, а шина 22  вл етс  выходом устройства. Причем решающий блок может быть выполнен в трех вариантах (фиг. 2-4) и состо ть из 0 элемента 23 задержки, первого 24 и второго 25 синхронных триггеров соответственно, элемента И 26, инвертора 27, первого 28 и второго 29 элементов совпадени , асинхронного запоминающего триггера 30. 5 Устройство работает следующим образом. Ретранслируемый видеоимпульсный ДМ сигнал, представл ющий собой случайную последовательность двоичных символов, поступает из линии св зи через шину 1 на сиг0 нальные входы триггеров 2 и 3. Длительность одного элементарного символа ДМ сигнала равна периоду тактовых импульсов (ТИ). Синхронна  последовательность ТИ в виде меандра поступает от устройства так5 товой синхронизации через шину 21 устройства на вход триггера 4. При этом ретранслируемый ДМ сигнал и синхронные ТИ сопровождаютс  фазовыми флуктуаци ми. Асинхронна  последовательность ТИ также 0 в виде меандра поступает без фазовой флуктуации от местного кварцевого генератора на шину 18.

С противоположных выходов триггера 4

синхронные ТИ, поделенные вдвое, поступают на входы управлени  триггеров 2 и 3,

При этом триггеры 2, 3 преобразуют входной ДМ сигнал в две импульсные последовательности , одна из которых содержит только четные символы, а друга  - только нечетные символы входного ДМ сигнала. Далее, с помощью элементов 6, 7 и 8, 9 сигналы с выходов триггеров 2, 3 задерживаютс  соответственно на период и на два периода ТИ. Затем кажда  из четных и нечетных последовательностей поступает на сигнальный вход соответствующего .ключа 10, И, 12, 14, 15, 16. Выходы этих ключей подключены через элемент ИЛИ 13 к информационному входу регенератора 17. Выбор нужной последовательности ДМ сигнала как из четной, так и из нечетной группы, осуществл етс  по сигналам, поступающим на управл ющие входы ключей 10, 11, 12 и 14, 15, 16 с соответствующих выходов блока 20 и выходов триггера 5. Блок 20 формирует четыре выходных сигнала управлени  путем сопоставлени  взаимного расположени  асинхронных ТИ на выходе триггера 5 относительно синхронных ТИ на выходе триггера 4.

Если фронт считывани  ТИ асинхронной последовательности располагаетс  в пределах длительности ТИ синхронной последовательности , то блок 20 вырабатывает на третьем выходе сигнал управлени , отпирающий ключи 11 и 15, которые пропускают последовательности ДМ сигнала с выходов элементов 6 и 8. Сигнал управлени  вырабатываетс  триггером 25 (фиг. 2-4), на информационный вход которого подаетс  ТИ синхронной последовательности, а на вход считывани  - ТИ асинхронной последовательности . На другом выходе триггера 25 (на четвертом выходе блока 20) в это врем  вырабатываетс  инверсный сигнал управлени , который удерживает все остальные ключи 10, 12, 14, 16 в закрытом состо нии . При этом сигналы управлени , формируемые триггером 24 (фиг. 2, 3) или триггером 30 (фиг. 4) (на первом и втором выходах блока 20), не вли ют на состо ние ключей.

Если фронт считывани  ТИ асинхронной последовательности выходит за пределы длительности ТИ другой синхронной последовательности , то пол рность сигнала управлени  на выходе триггера 25 мен етс  на противоположную, а ключи 11, 15 запираютс . Сигнал управлени , вырабатываемый на другом выходе триггера 25, становитс  отпирающим дл  ключей 10, 12, 14, 16. При этом сигналы управлени , формируемые триггером 24 (фиг. 2, 3) или триггером 30 (фиг. 4), определ ют состо ние ключей 10, 12, 14, 16.

На фиг. 2 приведен блок 20 с триггером 24 (первый вариант), который управл етс  обоими фронтами сигнала с выхода триггера 25. При этом на информационный вход триггера 24 поступает задержанна  на половину периода ТИ последовательность синхронных ТИ с выхода триггера 4. Если фронт сигнала совпадает с импульсом, то на втором выходе блока 20 формируетс  сигнал, отпирающий ключи 12 и 16, которые пропускают последовательности ДМ сигнала с выходов элементов 7 и 9.

Если фропт сигнала не совпадает с импульсом , то на первом выходе рещающего

блока 20 формируетс  сигнал, отпирающий ключи 10 и 14, которые пропускают последовательности ДМ сигнала с выходов триггеров 2 и 3. На фиг. 3 приведен блок 20 с синхронным триггером 24 (второй вариант), который управл етс  фронтом одной пол рности . При этом на считывающий вход триггера 24 поступает последовательность асинхронных ТИ с выхода триггера 5 через элемент И 26, управл емый одним из выходных сигналов триггера 25. Если передний фронт импульса считывани  совпадает с импульсом, то на втором выходе блока 20 формируетс  сигнал, отпирающий ключи 12

и 16, а если передний фронт импульса считывани  не совпадает с импульсом, то на первом выходе блока 20 формируетс  сигнал , отпирающий ключи 10 и 14. На фиг. 4 приведен рещающий блок 20,

в котором вместо синхронного триггера 24 используетс  более простой асинхронный запоминающий триггер 30. Здесь сигнал управлени  с одного из выходов синхронного триггера 25 подаетс  на управл ющие входы первого и второго элементов совпадени  28, 29. Потенциал сигнала таков, что элементы 28, 29 удерживаютс  открытыми. При этом задержанна  на половину периода ТИ последовательность синхронных тактовых импульсов, а также инвертированна  последовательность задержанных тактовых импульсов проход т через открытые элементы 28, 29 на раздельные входы триггера 30. . Если фронт считывани  ТИ асинхронной

последовательности выходит за пределы ТИ синхронной последовательности, то пол рность сигнала управлени  на выходе триггера 25 мен етс  на противоположную, и элементы 28, 29 запираютс . При этом триггер

30 сохран ет свое предыдущее состо ние до момента нового совпадени  фронта считывани  асинхронных ТИ с синхронными ТИ. Причем, если фронт считывани  ТИ асинхронной последовательности оказалс  в пределах синхронной последовательности, то, как следует, триггер 30 вырабатывает сигнал управлени , отпирающий ключи 10 и 14, которые пропускают последовательности ДМ сигнала с выходов триггеров 2 и 3. Если же фронт считывани  асинхронной последовательности оказалс  в пределах ТИ синхронной последовательности, то запоминающий триггер 30 вырабатывает сигнал управлени , отпирающий ключи 12 и 16, которые пропускают последовательности ДМ

сигнала с выходов элементов 7 н 9 па вход элемента ИЛИ 13.

С помощью выходных сигналов триггера 5 в ключах 10, И, 12, 14, 15, 16 производитс  .укорочение четных и нечетных символов ДМ сигнала до периода следовани  асинхронных ТИ. Элемент ИЛИ 13 объедин ет четные и нечетные символы в один общий ДМ сигнал. Выходной регенератор 17 обеспечивает синфазность ДМ сигнала с синхронными ТИ.

Таким образом, при использовании предлолсенного устройства исключено накопление шумов в «молчащем канале, повыщена защнщенность канала от вли ни  фазовых флуктуации ДМ сигнала на 6 дб н ликвидирована зависимость параметров блоков устройства от скорости передачи сигнала.

Claims (4)

1. Устройство подавлени  щумов в телефонном служебном канале, содержащее инвертор , элемент задержки, первый и второй элементы задержки, вход первого элемента задержки через первый ключ подсоединен к первому входу элемента , а выход подсоединен одновременно через второй ключ к второму входу элемента ИЛИ и через последовательно соединенные элемент задержки и третий ключ к третьему входу элемента ИЛИ, выход которого подключен к сигнальному входу регенератора, на управл ющий вход которого поданы асинхронные тактовые импульсы, н решающий блок, первый выход которого подключен к управл ющему входу первого ключа, второй выход - к управл ющему входу третьего ключа , а третий выход - к управл ющему входу второго ключа, отличающеес  тем, что, с целью повышени  его помехозащищенности , введены четыре триггера, дополнительный элемент задержки н три дополнительных ключа, при этом на вход первого триггера поданы тактовые импульсы, первый выход которого через третий триггер подключен к входу первого элемента задержки , а второй выход через последовательно соединенные четвертый триггер и первый дополнительный ключ подключен к первому дополнительному входу элемента ИЛИ, выход четвертого триггера через последовательно соединенные дополнительный элемент задержки и второй дополнительный ключ подключен к второму дополнительному входу элемента ИЛИ, выход дополнительного элемента задержки через последовательно соединенные второй элемент задержки и третий дополнительный ключ подключен к третьему дополнительному входу элемента ИЛИ, первый выход решающего блока подключен к первому управл ющему входу первого дополнительного ключа, второй выход решающего блока подключен к первому управл ющему входу третьего дополнительного ключа и третий выход решающего блока подключен к нервому управл ющему входу второго дополнительного ключа , а четвертый выход рещающего блока подключен одновременно к второму управл ющему входу первого дополнительного ключа, второму управл ющему входу третьего дополнительного ключа, второму управл ющему входу первого ключа и второму

управл ющему входу третьего ключа, первый выход второго триггера подключен одновременно к первому входу рещающего блока н к третьему управл ющему входу первого дополнительного ключа, к второму

управл ющему входу второго дополнительного ключа и к третьему управл ющему входу третьего дополнительного ключа, второй выход второго триггера подключен одновременно к третьему управл ющему входу первого ключа, второму управл ющему входу второго ключа и третьему управл ющему входу третьего ключа, управл ющий вход регенератора через инвертор подключен к входу второго триггера, первый выход

первого триггера подключен к второму входу решающего блока, а сигнальные входы третьего и четвертого триггеров объединены и на них подан входной сигнал.

2.Устройство по п. 1, отличающеес  тем, что рещающий блок содержит элемент

задержки, выход которого подключен к первому входу первого триггера, а вход подсоединен к первому входу второго триггера и соединен с вторым входом решающего

блока, первый выход второго триггера соединен с вторым входом первого триггера, второй вход второго триггера соединен с первым входом рещающего блока, а первый и второй выходы первого и второго триггеров соответственно соединены с первым, вторым, третьим и четвертым выходами решающего блока.

3.Устройство по п. 1, отличающеес  тем, что рещающий блок состоит из последовательно соединенных элемента задержки и первого триггера, первый и второй выходы которого соедипены с первым и вторым выходами решающего блока, вход элемента задержки подключен к первому входу второго триггера и соединен с вторым входом решающего блока, первый и второй выходы второго триггера соединены с третьим и четвертым выходами решающего блока, второй вход второго триггера соединен с первым

входом решающего блока и через элемент И подключен к второму входу первого триггера , первый выход второго триггера соединен с вторым входом элемента И.

4.Устройство по п. 1, отличающеес  тем, что решающий блок выполнен в виде

последовательно соединенных элемента задержки , инвертора, первого элемента совпадени  и первого триггера, первый и второй выходы которого соединены с первым и вторым выходами решающего блока, выход

элемента задержки через второй элемент совпадени  подключен к второму входу первого триггера, вторые входы первого и второго элементов совпадени  объединены и подключены к первому выходу второго триггера и к третьему выходу решающего блока, четвертый выход которого соедннен с вторым выходом второго триггера, второй вход которого подсоединен к первому входу

решающего блока, а первый вход второго триггера подсоединен одновременно к входу элемента задержки и второму входу решающего блока.

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР № 2520449, кл. Н 041 13/00, 1977.