SU1080252A2 - Устройство дл приема самосинхронизирующейс дискретной информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРИЕМА САМОа1НХРОНИЗИРУЮШЕЙСЯ ДИСКРЕТНОЙ ИНФОРМАЦИИ по авт.св. № 836814, отличающеес  тем, что, с целью повшаени  помехоустойчивости, введены два триггера, два сумматора Ш) модулю два и алемент И,_причем выход приемника подключен к вхс у накопител  через первый вход элемента И, выход приемника соединен с первыми входами триггеров, выходы которых средине-* ны с первыми входами сумматоров по модулю два, вто1ше входы ксаарьа. и вторые входы соответствующих триггеров объединены и соединены с соответсх^ вующими выходами блока обработки сигналов, выходы сумматоров по модулю два . соединены с втсфым и третьим входами элемента И,(О

Description

Изобретение относ тс  к технике передачи дискретной информашш и может использоватьс  в системах передачи дан ных, нспопьзующих асинхронный принцип приема. По основнхжлу авт.св. № 836814 известно устройство дл  приема самосинхр шзирукхцейс  дискретной информации, содержащее блок коммутации, регистр сдв га, селектор синхросигнала, накопитель, блок обработки сигналов и приемник, вход которого соединен с входом блока обработки сигналов, выход приемника подключен к входу накопител , выходы . регистра сдвига соединены с соответ ствуюцими входами блока коммутации, элемент пам ти и декодер, входы которого соединены с соответствуквдимИ вьь ходами блока кс 4мутации, вход регистра сдвига соединен с выходом элемента пам ти, входы которого соединены с соот ветствующими выходами блока обработ-г ки сигналов, выходы накопител  соединены с соответствующими входами селектс а синхросигнала, выход которого подключей к управл ющему входу блока коммутации Щ Однако устройство обладает недостаточной помехоустойчивостью. Цепь изобретени  - повышение помехоустойчивости . Цель достигаетс  тем, что в устройство дл  приема самосинхронизирующейс  дискретной информации, содержащее блок коммутации, регистр сдвига, селектор синхросигнала, накопитель, блок обработки сигналов и приемник, вход которого соединен с входом блока обработ ки сигналов, выход приемника подключен К ВХОДУ накопител , выходы регистра сдвига соединены с соответствующими входами блока коммутации, элемент пам ти и декодер, входы которого соедине ны с соответствующими выходами блока коммутации, вход регистра сдвига соеди нён с выходом элемента пам ти, входы которого соединены с соответствующими выходами блока обработки сигналов, выходы иакопитеп  соединены с соответствуюошмн входами селектора синхросигиала , выход которого под;шючен к управ л ющему входу блока коммутации, введе ны два триггера, два сумматора по модулю два и элемент И, причем выход пр емника подключен к входу накопител  через первый вход элемента И, выход приемника соединен с первыми входами триггеров, выходы которых соединены с перзь ми входами сумматоров по модулю два, вторые входы которых и вторые входы соответствующих триггеров объединены и соединены с соответствующими выходами блока обработки сигналов, выходы сумматоров по модулю два соединены с вторым и третьим входами элемента И. На фиг. 1 изображена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - временные диаграммы , по сн юЕПне работу устройства. Устройство дл  приема синхронизирующейс  дискретной информации содержит блок 1 обработки сигналов, приёмник 2, накопитель 3, регистр 4 сдвига, блок 5 , коммутации, селектор 6 синхросигнала , элемент пам ти 7, декодер 8, приемник 2 состоит из блока 9 выделени  фронтов сигнала и формировател  10 импульсов заданной дга1тельности,блок 1 состоит из селекторов 11,12 положительных и отрицательных посылок, триггеры 13, 14, сумматоры 15, 16 по модулю два , элемент И 17. Устройство работает следующим образом . Самосинхронизйрующа с  импульсна  последовательность f Z {фиг.2), сфор-, мированна  на передатчике из двоичной последовательности А, 1, по закону 2 Хк-Ук; Хк АкХк-1; Ук АкУк-1; Хо , где К 1.Л соответствует пор дковому номеру значащего характеристического момента модул ции передаваемого сигнала, поступает на входы блока 1 обработки сигнала и приемника 2. При этом действие помех в канале св зи приводит, как правило, к краевым искажени м и дроблени м элементов последовательности на входе устройства (фиг.2а). Блок 1 обработки сигнала вьщел ёт в принимаемой последовательности пол жительные и отрицательные посылки. Одновременно в блоке 9 приемника 2 происходит выделение фронтов проход щего сигнала, которые поступают на вход формировател  10 Импульсов заданной длительности (фиг.26). С помощью формироВытел  10 по фронтам сигнала формируютс  импульсы, длительность которых определ ет интервал прин ти  решени  о приеме самосинхронизирующейс  последовательности . Сформированные импульсы поступают на вход накопител  3 (фиг.2в). При окончании записи рабочей кодовой комбинации в накопитель 3 селектор 6 синхросигнала фиксирует ее и выдает на управл ющий вход блока 5 коммутации сигнал разрешени  выдачи информации, записанной в регистре 4 сдвига. На выход селектора 11 поло 4итепьнь1х посьшок им пульс (41ИГ.2г) про вл етс  при наличии положительной посылки, а на выходе селектора 12 отрицательных посылок (фиг.2д)-при наличии отрвдательной посылки . Сигналы с выходов селекторов 11 и 12 поступают соответственно на5и R-входы элемента пам ти 7, выполнен ного на Н5-триггере, где преобразуютс  Б двоичную информационную последовательность (фиг.2е), котора  поступает н вход регистра 4 сдвига. Таким образом, информачвм может быть выдана с ошибкой в том случае, если моменты по влени  импульсов дроблений в канале св зи попадают в зону существовани  сигнала на выходе селектора 6, длительность которой определ етс  импульсами заданной длительности (интервалом прин ти  решени ) с формировател  10. В свою очередь, продолжительность импульса заданной длительности не может быть выбрана как угодно малой, «. поскольку она определ етс  величиной краевых искажений в К1знапе св зи, емкостью дискретного накопител , частотой тактового генератора и быстродействием элементной базы. Дл  повыше ш  помехоустойчивсюти сигналы с выходов блока 1 обработки сигнала поступаютна входы первого и .второго триггеров 13,14 и входы первого и второго сумматоров 15,16 по модулю два. Запись информации в триггеры 13,14 (фиг.2ж,.is) производи1х;  по переднему фронту импульса заданной длительности с выхода, формировател  10. Сумматоры 15, 16 по модулю два вы дают запрещающий сигнал (фиг.2и, -к) в том случае, если после записи информации в триггеры 13,14 .произошло изменение положительного, отрицательного ил нейтрального (нулевого) сигнала в исходной трб1агчной последовательности. Нулевому сигналу в троичной последователь;ности соответствует отсутствие сигналов на обоих выходах блока 1 обработки сигнала.. При срабатывании сумматоров 15, 10 по модулю два с выхода элемента И 17 (фиг.2л) в накопитель 3 последовательно записываютс  импульсы заданной длительности , структура поражени  которых помехами така  же, как и элементов информационной последовательности (фиг.2е) в интервале прин ти  решени . Соответствующие выхоаы накопител  3 (фиг. 2 л,м,н,о,п) поцключены параллельно к входам селектора 6 синхросигнала . В результатеНа выходе селектора 6 по вл ютс   единичные импульсы в те моменты времени, когда элементы информационной последовательности не подвержены действию помех. Сигнал с выхода; селектора 6 через блок 5 коммутации осуществл ет считывание информационной последовательности в декодер 8, где она преобразуетс  в знак сообщени . Дл  рассматриваемого случа  в интервале прин ти  решени  о приеме самос нхронизирующейс  последовательности выделены две зоны, в которых сигнал не поражен помехами (фиг.2р), т.е. считывание информации, записанной в регистре 4 сдвигеу достаточно произвести в одной из этих зон. Таким o6pa30NM предлагаемое устройство дл  приема самосинхронизирующейс  дискретной информации при передаче сообщени  короткими блоками в канале с импульсными помехами, длительность которых меньше длительности единичног о элемента, позвол ет реализовать принцип авторегенерашга, т.е. вывод регистрирующих импульсов в ту часть vAs.формационной посьтки, котора  с наименьшей веро тностью подвержена искажению при всех видах мешающих факторов. Веро тность ошибочного приема в этом случае по сравнению с прототипом уменьшаетс  на пор док.

/7

f5

J и L L5

16

6

t

Ф(/«/

G

{4iJ {7iJ

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРИЕМА САМОСИНХРОНИЗИРУЮЩЕЙСЯ ДИСКРЕТНОЙ ИНФОРМАЦИЙ по авт.св. № 836814, отличающееся тем, что, с целью повышения помехоустойчивости, введены два триггера, два сумматора ти модулю два и элемент И, причем выход приемника подключён к входу накопителя через первый вход элемента И, выход приемника соединен с первыми входами триггеров, выходы которых соединены с первыми входами сумматоров по модулю два, вторые входы которых и вторые входы соответствующих триггеров объединены и соединены с соответст- е вующими выходами блока обработки сигна- ® лов, выходы сумматоров по модулю два соединены с вторым и третьим входами элемента И.

   SU ... 1080252

   1 . 1080252