SU1363515A1 - Устройство дл передачи информации псевдослучайными сигналами - Google Patents
Устройство дл передачи информации псевдослучайными сигналами Download PDFInfo
- Publication number
- SU1363515A1 SU1363515A1 SU864101623A SU4101623A SU1363515A1 SU 1363515 A1 SU1363515 A1 SU 1363515A1 SU 864101623 A SU864101623 A SU 864101623A SU 4101623 A SU4101623 A SU 4101623A SU 1363515 A1 SU1363515 A1 SU 1363515A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- shift register
- outputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение м.б. использовано при передаче информации, характеризующейс определенной статической избыточностью. Цель изобретени - повьшение скорости передачи информации . Устр-во содержит г-р 1 тактовых импульсов, счетчик 2, элемент И 6. Цель достигаетс тем, что в устр-во введены блок сравнени 3, блок триггеров 4, триггер управлени 5, регистр сдвига 7, шифратор 8, два сумматора 9 ,10по модулю два. 1 ил. с (Л со G5 СА5 СП СП
Description
Изобретение относитс к электросв зи и может быть использовано при передаче информации, характеризующейс определенной статической избыточностью .
Цель изобретени - повьшение скорости передачи информации.
На чертеже изображена структурна электрическа схема предложенного устройства.
Устройство дл передачи информации псевдослучайными сигналами содержит генератор 1 тактовых импульсов , счетчик 2, блок 3 сравнени , блок 4 триггеров, триггер 5 управлени , элемент -И 6, регистр 7 сдвига , шифратор 8, первый 9 и второй
10сумматоры по модулю два, первый
11и вторые 12 элементы ИЛИ. Устройство работает следующим
образом.
В зависимости от длины отрезка псевдослучайной последовательности (ПСП) в блоке 4 триггеров установки длины осечки ПСП записываетс в двоичном коде число элементарных сигналов (разр дов). Информаци из блока 4 триггеров поступает на вход блока 3 сравнени .
После запуска генератор 1 тактовых импульсов начинает вьщавать последовательности тактовых импульсов , которые поступают на вход элемента И 6 и вход (двоичного) счетчика 2. Счетчик 2 подсчитывает количество тактовых импульсов и вьщает информацию в параллельном коде на блок 3 сравнени .
При совпадении двоичных кодов, поданных на входы блока 3 сравнени он вьщает сигнал 1 на триггер 5 управлени , который переходит от состо ни О в состо ние 1. С инверсного выхода триггера 5 управлени сих нал О поступает на вход элемента И 6, запреща прохождение через него тактовых импульсов. Таки образом, прохождение тактовых импульсов через элемент И 6 осуществлетс при подсчете тактовых импульсо счетчиком 2.
. Счетчик 2 импульсов переполнени включает генератор 1 тактовых импулсов и устанавливает в состо ние О триггер 5 управлени .
При необходимости передачи того или иного сообщени на один из входов вторых элементов ИЛИ 12 поступает сигнал, с выходов которых -сигнал подаетс на соответствующие входы шифратора 8, с выхода которого в ре- g гистр 7 сдвига в параллельном коде - поступают первые разр ды отрезка ПСП. Таким образом, шифратор 8 за- . дает начальные услови дл работы регистра 7 сдвига. Дл передачи любого
0 из инверсных сообщений сигналы поступают на другие входы вторых элементов ИЛИ 12 и на один из входов первого элемента ИЛИ 11. С соответствующего выхода элемента ИЛИ 12
f сигнал подаетс на соответствующий вход шифратора В, а с выхода первого элемента ИЛИ 11 сигнал подаетс на вход сумматора 9 по модулю два (поступает 1).
0 Регистр 7 сдвига осуществл ет сдвиг записанной информации в моменты времени, определ емые поступлением на его первый- вход тактовых импульсов с выхода элемента И 6.
5 В сумматоре 10 по модулю два происходит сложение по модулю два третьего и шестого разр дов регистра 7 сдвига. С выхода сумматора 10 по модулю два информаци записываетс 0 в первый разр д регистра 7 сдвига. С выхода регистра 7 сдвига элементарные сигналы поступают на вход .сумматора 9 по модулю два. Если на вход сумматора 9 по модулю два пос дан с выхода элемента ИЛИ 11 сигнал О, то последовательность формируетс без инверсии, если - сигнал 1, то сумматор 9 по модулю два выполн ет роль инвертора, и происхо0 Дит инверси элементарных сигналов ПСП. С выхода сумматора 9 по модулю два в линию св зи поступают соответственно пр ма или инверсна по- -следовательность.
Claims (1)
- 5 Формула изобретениУстройство дл передачи информации псевдослучайными сигналами, содержащее генератор тактовых импульсов , выход которого соединен с пер- .Q вым входом элемента И, вькод которого соединен с первым входом регистра сдвига-, отличающеес тем что, с целью повьш1ени скорости передачи информации, введены элементыИЛИ, шифратор, два суммат ора по модулю два, регистр сдвига, блок триггеров , триггер управлени и блок сравнени , выход которого соединен с 5 -входом триггера управлени , инвер3 13635154сный выход которого подключен к вто-соединен с первым входом второгорому входу элемента И, управл ющийсумматора по модулю два и с первымвход генератора тактовых импульсоввыходом регистра сдвига, второйподключен к R-входу триггера управ- выход которого подключен к второмулени и к управл ющему выходу счет-входу второго сумматора подмодулючика, сигнальные выходы которогодва, выход которого соединен с втосоединены с соответствующими первы-рым входом регистра сдвига, третьими входами блока сравнени , вторыевходы которого подключены к сортвет- входы которого подключены к соответ- JQ ствующим выходам шифратору, входы ствующим выходам блока триггеров, вы- которого подключены к выходам соотход первого элемента ИЛИ соединен светствующих вторых элементов ИЛИ,первым входом первого сумматора по входы которых соединены с соответстпо модулю два, второй вход котороговующими входами первого элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864101623A SU1363515A1 (ru) | 1986-06-05 | 1986-06-05 | Устройство дл передачи информации псевдослучайными сигналами |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864101623A SU1363515A1 (ru) | 1986-06-05 | 1986-06-05 | Устройство дл передачи информации псевдослучайными сигналами |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1363515A1 true SU1363515A1 (ru) | 1987-12-30 |
Family
ID=21250542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864101623A SU1363515A1 (ru) | 1986-06-05 | 1986-06-05 | Устройство дл передачи информации псевдослучайными сигналами |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1363515A1 (ru) |
-
1986
- 1986-06-05 SU SU864101623A patent/SU1363515A1/ru active
Non-Patent Citations (1)
Title |
---|
Пекин П.И. Системы передачи цифровой информации. М.: Сов.радио, 1976, с. 286-288. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
SU1363515A1 (ru) | Устройство дл передачи информации псевдослучайными сигналами | |
SU535757A1 (ru) | Устройство приема кодированной информации | |
SU1086423A1 (ru) | Устройство дл сопр жени телеграфного канала с электронной вычислительной машиной | |
SU1338095A1 (ru) | Устройство цикловой синхронизации | |
SU1176454A1 (ru) | Кодирующее устройство | |
SU871339A1 (ru) | Делитель частоты следовани импульсов | |
SU1177940A1 (ru) | Устройство для передачи информации псевдослучайными сигналами | |
SU1285481A1 (ru) | Устройство дл формировани свертки по модулю три | |
SU1051709A1 (ru) | Устройство дл декодировани двоичных кодов Хемминга | |
SU1403378A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1478366A1 (ru) | Устройство передачи информации псевдослучайными сигналами | |
SU1483661A2 (ru) | Устройство цикловой синхронизации порогового декодера | |
SU416727A1 (ru) | ||
SU1515379A1 (ru) | Устройство дл формировани биимпульсного сигнала | |
SU1439611A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом по телеграфному каналу св зи | |
SU1080252A2 (ru) | Устройство дл приема самосинхронизирующейс дискретной информации | |
SU1211733A1 (ru) | Устройство дл формировани остатка по модулю три | |
SU130937A1 (ru) | Способ многократной фазовой манипул ции и устройство дл его осуществлени | |
SU1510096A1 (ru) | Кодирующее устройство системы передачи цифровой информации | |
SU1259506A1 (ru) | Стартстопное приемное устройство | |
SU467466A1 (ru) | Шифратор команд | |
SU962896A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с телеграфным каналом св зи | |
RU2029988C1 (ru) | Устройство для ввода дискретной информации | |
SU1123113A1 (ru) | Устройство дл передачи сигналов начальной синхронизации |