SU1285481A1 - Устройство дл формировани свертки по модулю три - Google Patents

Устройство дл формировани свертки по модулю три Download PDF

Info

Publication number
SU1285481A1
SU1285481A1 SU853962382A SU3962382A SU1285481A1 SU 1285481 A1 SU1285481 A1 SU 1285481A1 SU 853962382 A SU853962382 A SU 853962382A SU 3962382 A SU3962382 A SU 3962382A SU 1285481 A1 SU1285481 A1 SU 1285481A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
outputs
adder
modulo
information
Prior art date
Application number
SU853962382A
Other languages
English (en)
Inventor
Владимир Адамович Максименко
Original Assignee
Предприятие П/Я В-2655
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2655 filed Critical Предприятие П/Я В-2655
Priority to SU853962382A priority Critical patent/SU1285481A1/ru
Application granted granted Critical
Publication of SU1285481A1 publication Critical patent/SU1285481A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к вычислительной технике, средствам передачи дискретной информации и может быть использовано в устройствах сопр жени  цифровых вычислительньпс машин.. Цель изобретени  - повьшение быстродействи . Устройство дл  формировани  ,свертки по модулю три содержит триггер 1, три элемента И 2-4, два счетчика 5, 6 по модулю три, сумматор 7, вход 8 синхронизации устройства, вход 9 начальной установки устройства, информационный вход 10 устройства, выходы 11 устройства. При поступлении информационных и тактовых импульсов на входы 8, 10 устройства, счетчики 5, 6 по модулю три дл  четных и не - . четных разр дов информационного слова , выходы счетчика 5 пр мо соедин ютс  с входами сумматора 7, а выходы счетчика б соедин ютс  с входами cj M- матора 7 с переменой местами старшего и младшего разр дов. На выходах сумматора 7 по вл етс  остаток от делени  на три всего информационного числа. Повьш1ение быстродействи  достигаетс  введением сумматора, счётчиков по модулю три и двух злементов И. 1 ил. с (Л с:

Description

1
Изобретение относитс  к вычислительной технике, средствам передачи дискретной информации и может быть использовано в устройствах сопр жени  цифровых вычислительных машин.
Цель изобретени  - повышение быстродействи  ,
На чертеже изображено предлагаемое устройство.
1285481 2- ,
онного слова. Поскольку веса четных и He ieTHbix разр дов различны, выход счетчика 5 пр мо соедин ютс  с вход ми сумматора 7, а выходы счетчика 6 соедин ютс  с входами сумматора 7.с переменой местами старшего и младше разр дов. Таким образом, на входы сумматора 7 приход т остатки от делени  на три четных и нечетных разУстройство дл  формировани  сверт- р дов информационного слова, в рет1285481 2- ,
онного слова. Поскольку веса четных и He ieTHbix разр дов различны, выходы счетчика 5 пр мо соедин ютс  с входами сумматора 7, а выходы счетчика 6 соедин ютс  с входами сумматора 7.с переменой местами старшего и младшего разр дов. Таким образом, на входы сумматора 7 приход т остатки от делени  на три четных и нечетных разт- р дов информационного слова, в ре
ки по модулю три содержит триггер 1, три элемента И 2-4, два счетчика 5 и 6 по модулю три, сумматор 7, вход 8 синхронизации устройства, вход 9 начальной установки устройства, информационный вход 10 устройства и выходы 11 устройства.
Устройство формировани  свертки по модулю три работает следующим образом .
Перед началом работы на вход 9 устройства подаетс  сигнал установки в нуль, который поступает на триггер 1 и счетчики 5 и 6 по модулю три, устанавлива  их в нулевое состо ние.
После, этого устройство готово к обработке информационных импульсов. Обработка информационных импульсов, поступающих на вход 10, начинаетс  с прихода пачки тактовых импульсов через вход 8 на вход триггера 1 и вход, элемента И 4. Длина информационного слова равна длине пачки тактовых имзульсов, а информационные импульсы синфазны с тактовьми импульсами. Триггер 1 благодар  обратной.св зи с инверсного выхода на информационный вход.работает в счетном режиме и переключаетс  по каждому импульсу так- товой частоты. Таким образом, элемен- ты И 2 и 3 поочередно пропускают информационные импульсы на счетчики 5 и 6 по модулю соответственно. Поэтому на счетчик 5 по модулю три по- падают -только нечетные информационные импульсы, а на счетчик 6,по модулю три - только четные.
Работа устройства заканчиваетс  с приходом последнего импульса из пач- ки тактовых импульсов на триггер 1 и элемент И 4. По окончании этого импульса элемент И 4 блокирует поступление информационных импульсов на счетчики 5 и 6. Благодар  этому на выходах счетчиков 5 и 6 сохран ютс  комбинации сверток по модулю три дл  четных и нечетных разр дов информаци5
0
0 5 0 5
0 5
зультате чего на выходах сумматора 7 по вл етс  остаток от делени  на три всего информационного слова, который, поступает на выходы 11 устройства.

Claims (1)

  1. Формула изобретени 
    Устройство дл  формировани  свертки по модулю три, содержащее триггер и первый элемент И, причем вход синхронизации триггера  вл етс  входом синхронизации устройства, а вход начальной установки триггера  вл етс  входом начальной установки устройства , пр мой выход триггера соединен с первым входом первого элемента И, отличающеес  тем, .что, с целью повышени  быстродей-. стви , в него введены два счетчика по модулю три, второй и третий элементы И и сумматор, причем входы начальной установки первого и второго счетчиков по модулю три объединены и подключены к входу начальной установки триггера, инверсный выход которого соединен с его информационным входом и с первым входом второго элемента И, второй вход которого объединен с вторым входом первого элемента И и подключен к выходу третьего элемента И, первый вход которого соединен с входом синхронизации триггера, выходы первого и второго элементов соединены с входами синхронизации первого И второго счетчиков по модулю три соответственно, разр дные выходы первого счетчика по модулю три соединены с соответствующими входами первого слагаемого сумматора, вход первого разр да второго слагаемого которого соединен с выходом второго разр да второго счетчика, выход первого разр да которого соединен с входом второго разр да второго слагаемого сумматора, выходы которого  вл ютс  выходами устройства, информационный вход которого соединен с вторым входом третьего элемента И.
SU853962382A 1985-08-29 1985-08-29 Устройство дл формировани свертки по модулю три SU1285481A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853962382A SU1285481A1 (ru) 1985-08-29 1985-08-29 Устройство дл формировани свертки по модулю три

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853962382A SU1285481A1 (ru) 1985-08-29 1985-08-29 Устройство дл формировани свертки по модулю три

Publications (1)

Publication Number Publication Date
SU1285481A1 true SU1285481A1 (ru) 1987-01-23

Family

ID=21200403

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853962382A SU1285481A1 (ru) 1985-08-29 1985-08-29 Устройство дл формировани свертки по модулю три

Country Status (1)

Country Link
SU (1) SU1285481A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство ССС Р №1109755, кл. G 06 F 11/10, 1983. Авторское свидетельство СССР № 1067505. кл. G 06 F 11/10. 1982. *

Similar Documents

Publication Publication Date Title
SU1285481A1 (ru) Устройство дл формировани свертки по модулю три
SU1086423A1 (ru) Устройство дл сопр жени телеграфного канала с электронной вычислительной машиной
SU1467782A1 (ru) Устройство передачи двоичных сигналов
SU1363515A1 (ru) Устройство дл передачи информации псевдослучайными сигналами
SU1159171A1 (ru) Устройство дл выбора цикла повторени информации
SU1368957A1 (ru) Устройство дл формировани последовательностей импульсов
SU871339A1 (ru) Делитель частоты следовани импульсов
SU1123113A1 (ru) Устройство дл передачи сигналов начальной синхронизации
SU1176454A1 (ru) Кодирующее устройство
SU1368881A1 (ru) Устройство дл управлени с коррекцией ошибок
SU1515379A1 (ru) Устройство дл формировани биимпульсного сигнала
SU1427370A1 (ru) Сигнатурный анализатор
SU1283962A1 (ru) Синхронное счетное устройство
SU752319A1 (ru) Устройство дл сопр жени
SU548937A1 (ru) Передающее стартстопное устройство
SU856021A1 (ru) Устройство контрол характеристик цифровых каналов св зи
SU1267285A1 (ru) Калибратор приращений угла фазового сдвига
SU801289A1 (ru) Устройство фазировани по цик-лАМ
SU520946A3 (ru) Устройство дл компенсации временной погрешности между равномерной и неравномерной последовательност ми импульсов
SU562934A1 (ru) Устройство дл фазового пуска приемопередатчика
SU636809A1 (ru) Многоканальное устройство дл передачи информации с временным уплотнением
SU1197068A1 (ru) Управл ема лини задержки
SU1051727A1 (ru) Устройство дл контрол работоспособности счетчика
SU1762307A1 (ru) Устройство дл передачи информации
SU1027828A1 (ru) Устройство формировани контрольного разр да счетчика