SU467466A1 - Шифратор команд - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  передачи информации в командных лини х св зи.

Известен шифратор команд, содержащий регистр записи кода команд, регистр сдвига, инверторы, схемы совпадени  «И, триггер, входную и четыре выходные шины.

С целью повышени  достоверности передачи команд в стартстопном режиме по п адресам в предлагаемом шифраторе дополнительно установлены схема сравнени  выданного кода и кода квитанции, реле времени и ключ кодировани  адреса, причем входы ключа кодировани  адреса соединены с первыми двум  выходами регистра сдвига, а выходы через инверторы - с выходными шинами четных бит, каждый из следующих выходов регистра сдвига соединен с первыми входами одной и другой схем совпадени  «И, вторые входы которых соответственно соединены непосредственно и через инвертор с соответствующим разр дом регистра записи кода команды, выходы схем совпадени  «И нечетных разр дов кода команды соединены с выходными шинами нечетных бит, выходы схем совпадени  «И четных разр дов кода команд подключены к выходным шинам четных бит, последний выход регистра сдвига

соединен с одним входом триггера, выход которого подключен к первым входам двух трехвходовых схем совпадени  «И, вторые входы одних и других трехвходовых схем совпадени  «И соответственно соединены непосредственно и через инверторы с последним разр дом регистра записи кода команд, третьи входы первой и второй пар трехвходовых схем совпадени  «И соединены соответственно через инвертор и непосредственно с выходом схемы сравнени  выданного кода и кода квитанции, выходы первой пары трехвходовых схем совпадени  «И соединены с выходными шинами нечетных бит, а выходы

второй пары трехвходовых схем совпадени  «И соединены перекрестно с этими же входными шинами нечетных бит, выход схемы сравнени  выданного кода и кода квитанции соединен с входом реле времени, выход которого подключен ко второму входу триггера.

На чертеже показана блок-схема предлагаемого устройства.

Устройство предназначено дл  передачи 256 команд в два адреса четырехсимвольным кодом в режиме «С КВИТИРОВАНИЕМ. Кажда  команда передаетс  12-ю кодовыми посылками, назначение которых и принадлежность к символам показана в таблице, при этом А - два символа дл  передачи нечетных бит кода команды ( и ), Б - два

Принадлежность четным

или нечетным символам

Посылки кода команды другнх символа дл  передачи четных бит кода. Т аб л и ц а

Назначение посылок

Стартова  кодова  группа включает один из двух приемных дешифрирующих устройств: первый - последовательностью , второй - обратной последовательностью .

Восемь последующих посылок кода передаютс  с чередованием символов А-Б.

Одиннадцата  посылка служит дл  передачи разр да проверки кода на четность. Прн четном числе единиц в коде посылка передаетс  символом , при нечетном - символом .

Последн   12-  посылка разрешает исполнение команды (запись информации) и принадлежит к группе символов А, но имеет числовое значение, обратное 11-ой посылке. Эта посылка выдаетс  при поразр дном совпадении переданного до нее кода с кодом квитанции .

Шифратор состоит из регистра 1 записи кода команды, регистра 2 сдвига, схемы 3 сравнени  кода переданного и кода квитанции , логических элементов, содержащих инверторы 4, схемы совпадени  5, триггер 6 и реле времени 7, регламентирующего врем  выдачи (исполнени ) команды, ключа 8 кодировани  адреса.

Входна  информаци  В поступает дл  запоминани  на регистр 1 записи кода команды . Одновременно с приемом входной информации в регистр сдвига подаетс  пусковой импульс а.

Поочередно на выходах регистра сдвига по вл ютс  импульсы б напр жени , длительность которых задана тактовой сеткой регистра сдвига.

Первые два выходных импульса регистра сдвига формируют код адреса.

В зависимости от положени  ключа 8 на выходные шины дешифратора и через инверторы 4 подаетс  сигнал с последовательностью (первый адрес) или (второй адрес).

Каждый из последующих импульсов с выходов регистра сдвига за исключением последнего поступает на два логических элемента «И 5, на первый из которых в пр мом и на второй в инвертированном виде поступает информаци  одного из разр дов регистра 1 записи кода команды, при этом, если значение разр да «1, то образуетс  сигнал на выходе первого логического элемента, а если значение «О, то образуетс  сигнал на выходе второго элемента.

Выходы логических элементов нечетных разр дов кода команды подключены к выходным шинам дешифратора нечетных бит ( и ), выходы логических элементов четных разр дов - к выходным шинам четных символов ( и ). Последний выход регистра сдвига подсоединен к триггеру

6, который, опрокидыва сь, подает напр жение на две пары логических трехвходовых элементов «И (5).

Вторые входы обоих пар этих логических элементов соединены с последним разр дом

регистра записи кода команды (проверки кода на четность) аналогично предыдущим разр дам .

Третьи входы первой пары логических элементов «И соединены через инвертор, а

третьи входы второй пары элементов - непосредственно с выходом схемы 3 сравнени  выданного кода и кода квитанции.

Таким образом, при по влении импульса на последнем выходе регистра сдвига (и срабатывании триггера) на выходе одного из элементов первой пары (в зависимости от значени  «1 или «О последнего разр да кода команды) по вл етс  напр жение. Выходы этой пары логических элементов соединены

аналогично выходам всех элементов нечетных разр дов кода с выходными шинами «I и «О. Эта посылка продолжаетс  до тех пор, пока не происходит сравнение выданного кода и кода квитанции.

С по влением сигнала на выходе этой схемы прекращаетс  сигнал на выходе инвертора , логические элементы «И первой пары закрываютс , а один из логических элементов «И второй пары открываетс . Выходы этой

пары логических элементов «И соединены с выходными шинами нечетных бит с перекрестием , в результате чего обеспечиваетс  выдача последней исполн ющей команды посылки . Длительность этой посылки определ етс 

реле времени. На вход реле времени подаетс  сигнал со схемы сравнени  кодов. Выходной

импульс реле времени подаетс  на второй выход триггера, устанавлива  его и всю схему шифратора в исходное положение. Врем  задержки реле времени обеспечивает требуемое врем  выдачи (исполнени ) команды.

При отсутствии сигнала на выходе схемы 3 сравнени  кодов предусматриваетс  ручна  или,автомати1 ска  повторна  выдача команды (на чертеже не показано).

Предмет изобретени 

Шифратор Команд, содержащий регистр записи кода команд, регистр сдвига, инверторы , схемы совпадени  И, триггер, входную и четыре выходных шины, отличающийс  тем, что, с целью повышени  достоверности передачи команд в стартстопном режиме по п адресам, в нем дополнительно устрановлены схема сравнени  выданного кода и кода квитанции , реле времени и ключ кодировани  адреса , причем входы ключа кодировани  адреса соединены с первыми п выходами регистра сдвига, а выходы через инверторы - с выходными шинами четных бит, каждый из следуюш,их выходов регистра сдвига соединен с первыми входами одной и другой схем совпадени  «И, вторые входы которых соответственно соединены непосредственно и через инвертор с соответствующим разр дом регистра записи кода команды, выходы схем совпадени  «И нечетных разр дов кода команды соединены с выходными шинами нечетных бит, выходы схем совпадени  «И четных разр дов кода команд подключены к выходным шинам четных бит, последний выход регистра сдвига соединен с одним входом триггера, выход которого подключен к первым входам двух трехвходовых схем совпадени  «И, вторые входы одних и других трехвходовых схем совпадени  «И соответственно соединены непосредственно и через инверторы с последним разр дом регистра

записи кода комаид, третьи входы первой и второй пар трехвходовых схем совпадени  «И соединены соответственно через инвертор и непосредственно с выходом схемы сравнени  выданного кода и кода квитанции, выходы первой пары трехвходовых схем совпадеии  «И соединены с выходными шинами нечетных бит, а выходы второй пары трехвходовых схем совпадени  «И соединены перекрестно с этими же выходными шинами нечетных бит, выход схемы сравнени  выдаиного кода и кода квитанции соединен с входом реле времени, выход которого подключен ко второму входу триггера.