SU1216830A1 - Устройство преобразовани кодов - Google Patents

Устройство преобразовани кодов Download PDF

Info

Publication number
SU1216830A1
SU1216830A1 SU843707091A SU3707091A SU1216830A1 SU 1216830 A1 SU1216830 A1 SU 1216830A1 SU 843707091 A SU843707091 A SU 843707091A SU 3707091 A SU3707091 A SU 3707091A SU 1216830 A1 SU1216830 A1 SU 1216830A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
memory
inputs
trigger
Prior art date
Application number
SU843707091A
Other languages
English (en)
Inventor
Евгений Аврельевич Братальский
Лев Григорьевич Натансон
Олег Александрович Тюриков
Original Assignee
Предприятие П/Я М-5489
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5489 filed Critical Предприятие П/Я М-5489
Priority to SU843707091A priority Critical patent/SU1216830A1/ru
Application granted granted Critical
Publication of SU1216830A1 publication Critical patent/SU1216830A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах сжати  информации . Цель изобретени  - упрощение устройства, j. Устройство содержит два двоичных счетчика 1,2, элемент ИЗ, блок 4 пам ти, элемент 5 сравнени  и триггер 6. Блок 4 пам ти может быть выполнен на ПЗУ, в которое -записаны числа, удовлетвор ющие условию: )(,ох )(1-6.):, где к 1,2,.. . 2 - 1; А - количество разр дов выходного кода; & - заданна  относительна  погрешность представлени  входных чисел. Счетчик I имеет число разр дов: М-4ЕодХг -1 м. , ,

Description

Изобретение относитс  к вычислиельной технике и может быть исполь- овано в устройствах сжати  информаии .
Цель изобретени  упрощение устойства при работе в режиме сжати   нформации.
На чертеже представлена функциоальна  схема устройства.
Устройство преобразовани  кодов содержит первый и второй двоичные счетчики 1 и 2, элемент ИЗ, блок 4 пам ти, элемент 5 сравнени  и триггер 6, выход которого соединен с первым входом элемента И 3, выход . которого подключен к счетному входу второго счетчика 2,
Счетный вход первого счетчика 1 соединен с информационным входом 7 устройства, входы 8 и 9 синхрониза ции соединены соответственно с одним из входов элемента И 3 и входом установки в 1 триггера 6, Выходы счетчика 2 подключены к выходной шине 10 устройства и соответствующим адресным входам блока 4 пам ти. Выходы блока 4 и счетчика 1 соединены соответственно с первыми и вторыми входами элемента 5 сравнени , выход которого подключен к входу установки в О триггера 6, входы сброса счетчиков 1 и 2 объединены и подключены к шине 11 сброса.
SnoK 4 пам ти может быть выполнен на посто нном запоминающем устройстве, в которое записаны ла, удовлетвор ющее условию:
о -о, ,.)(1-е)
19 9 - 1
,« «9
количество разр дов выходного кода (второго счетчика ) ;
- заданна  относительна  погрешность представлени  входных чисел.
вый счетчик имеет число раз
М-- ео|г г 1
в обоих выражени х квадратные скобки означают операцию вз ти  целой части числа.
Устройство преобразовани  кодов работает следующим образом.
При подаче импульса Сброс по шине 11 счетчики 1 и 2 обнул ютс .
О.,
элемент 5 сравнени  вьодает 1 на вход R -триггера 6. Выход триггера 6 устанавливаетс  в О, элемент И 3 закрываетс . После этого
по входу 7 на вход счетчика 1 подаютс  импульсы и производитс  их счет, По первому импульсу счета, поступающему на вход 7, элемент 5 сравнени  переходит в состо ние
После окончани  счета в счетчике 1 нака:гшиваетс  число п . Затем по входу 9 на вход 5 триггера 6 подаетс  управл к ций импульс. Одновременно на элемент И 3 с входа 8 подаютс  синхроимпульсы. После воздействи  управл ющего импульса триггер 6 переходит в состо ние 1 и элемеит И 3 начинает пропускать синхроимпульсы на вход счетчика 2,
Счетчик 2 начинает считать эти импульсы и выдает последовательно на входы блока 4 пам ти- и шину 10 устройства числа к, а с информационных выходов блока 4 пам ти
на элемент 5 сравнени  поступают .соответственно числа Х, (Команда чтени  на вход блока 4 пам ти подаетс  посто нно и на чертеже не показана ) , Как только очередное число
X.. становитс  равным или больше чис- элемент 5 сравнени 
сраба , триггер 6 и ч к-и зак
ла h ,
тывает и вьщает танавливаетс  в состо ние рывает элемент ИЗ.
Таким образом, в счетчике 2 в двоичном коде записан номер того про-
межутка числовой оси, в котором заключено число v . После считывани 
информации по шине 10 на вход В прекращаетс  П9дача синхроимпульсов.
При декодировании данных по номеру к определ ют число У, приближающее число Vx , с погрешностью, не превышающей заданную 6 , Числа У наход т по формуле
YO-O, ., х-о,
Квадратные скобки означают операцию вз ти  целой части числа.

Claims (1)

  1. Формула изобретени 
    Устройство преобразовани  кодов, 55 содержащее блок пам ти, выходы которого подключены к первым входам элемента сравнени ,.первый и второй двоичные счетчики, выходы которых
    5 . 1216830
    соединены соответственно с вторымиформационным входом устройства, вы- входами элемента сравнени  и с адрес-ход элемента сравнени  подключен к ными входами блока пам ти, и триг-входу установки в О триггера, гер, выход которого соединен с пер-вход установки в I которого соевым входом элемента И, отличаю- 5Динен с управл ющим входом устройст- щ е е с   тем,что,с целью его уп-ва, вход синхронизации устройства рощени  при работе в режиме сжати подключен к второму входу элемен- информации, входы обнулени  двоичныхта И, выход которого соединен со счетчиков объединены и подключенысчетным входом второго двоичного к шине сброса, счетный вкоП первого Юсчетчика, выходы которого соединены двоичного счетчика соединен с ин-с выходной шиной устройства
SU843707091A 1984-03-05 1984-03-05 Устройство преобразовани кодов SU1216830A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843707091A SU1216830A1 (ru) 1984-03-05 1984-03-05 Устройство преобразовани кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843707091A SU1216830A1 (ru) 1984-03-05 1984-03-05 Устройство преобразовани кодов

Publications (1)

Publication Number Publication Date
SU1216830A1 true SU1216830A1 (ru) 1986-03-07

Family

ID=21105957

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843707091A SU1216830A1 (ru) 1984-03-05 1984-03-05 Устройство преобразовани кодов

Country Status (1)

Country Link
SU (1) SU1216830A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 971061, кл. Н 03 К 13/256, 29.04.81. Авторское свидетельство СССР № 1164890, кл. Н 03 М 7/00, 24.07.84. *

Similar Documents

Publication Publication Date Title
SU1216830A1 (ru) Устройство преобразовани кодов
SU1061128A1 (ru) Устройство дл ввода-вывода информации
SU1112364A1 (ru) Частотно-импульсное множительно-делительное устройство
SU1444744A1 (ru) Программируемое устройство дл вычислени логических функций
SU1674392A1 (ru) Приемопередатчик дескретной информации
SU1427589A1 (ru) Устройство дл приема дискретной информации
SU898419A1 (ru) Преобразователь параллельного кода в последовательный
SU1302437A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU520703A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU1302267A1 (ru) Устройство дл ввода информации
SU866736A1 (ru) Дишифратор кодовых интервалов времени
SU785993A1 (ru) Декодирующее устройство
SU1156057A1 (ru) Преобразователь @ -значного двоичного кода в @ -значный
SU690646A1 (ru) Устройство дл передачи и приема дискретной информации
SU1104495A2 (ru) Устройство управлени вводом-выводом
SU1283976A1 (ru) Преобразователь кода в период повторени импульсов
SU1417193A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1656674A1 (ru) Формирователь сетки частот
SU1667100A1 (ru) Устройство дл моделировани систем массового обслуживани
RU1785077C (ru) Преобразователь двоичного кода во временной интервал
SU467466A1 (ru) Шифратор команд
SU1531115A1 (ru) Устройство дл распознавани образов
SU1741269A1 (ru) Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием
SU1287287A1 (ru) Преобразователь перемещени в код
SU1423981A1 (ru) Устройство дл программного управлени