RU1785077C - Преобразователь двоичного кода во временной интервал - Google Patents

Abstract

Изобретение может быть использовано в вычислительной технике, в частности устройствах преобразовани  информации. Цель: повышение помехоустойчивости - достигаетс  тем. что это устройство содержит формирователь выходного сигнала, основной и дополнительный триггеры, генератор импульсов, основной и дополнительный блоки регистров, дв а счетчика импульсов, основной и три дополнительных элемента И, два формировател  итмпульсов, преобразователь кодовых последовательностей, дополнительные блок сравнени  ко дов и два элемента ИЛИ, и создаетс  за счет приема первого и повторного кода, разделени  процесса преобразовани  кода во временной интервал на этап вводами этап преобразовани  кода, сравнени  пербого и повторного прин тых кодов с выдачей контрольного сигнала о правильности его приема. 1 ил.

Description

сл

С

Предлагаемое устройство относитс  к вычислительной технике, а именно к устройствам преобразовани  информации, и может быть испо,льзовано в вычислительно-управл ющих системах автоматики .

Известен преобразователь двоичного кода во временной интервал, содержащий генератор, элемент И, формирователь импульсов , преобразователь последовательного кода в параллельный, п ть триггеров, элемент И и элемент задержки.

Известен также преобразователь двоичного кода во временной интервал, содержащий преобразователь код-код, преобразователь последовательного кода в параллельный, делитель частоты, генератор импульсов, триггер, элемент И, формирователь импульсов, сумматор и счетчик импульсов 1

Такие преобразователи обладают низкой помехоустойчивостью.

Наиболее близким к предлагаемому техническому решению  вл етс  преобразователь двоичного кода во временной интервал , описанный в 2.

Прототип содержит формирователь выходного сигнала, триггер, генератор, блок регистров, первый и второй счетчики импульсов , элемент И, первый и второй формирователи импульсов, преобразователь кодовых последовательностей.

Прототип имеет низкую помехоустойчивость . Это вызвано тем, что при записи в устройство кода воздействие помех может привести к искажению вводимого кода и, следовательно, к ошибка преобразовани .

Целью изобретени   вл етс  повышение помехоустойчивости.

М

00

ел о Xi

IXJ

Сущность изобретени  состоит в том, что в преобразователь двоичного кода во временной интервал, содержащий формирователь выходного сигнала, триггер, генератор импульсов, блок регистров, два счетчика импульсов, элемент И, два формировател  импульсов и преобразователь кодовых последовательностей, первый и второй выходы которого подключены к соответствующим входам блока регистров, вы- ходы разр дов блока регистров соединены с информационными входами, первого счет- чика импульсов, выход которого подключен к первому входу формировател  выходного сигнала, выход которого  вл етс  выходной шиной, выход первого формировател  импульсов соединен с первым управл ющим входом первого счетчика импульсов, второй управл ющий вход которого подключен к выходу элемента И, выход формировател  выходного сигнала подключен к первому входу элемента И, выход генератора импульсов подключен к второму входу элемента И и к первому входу первого формировател  импульсов, первый вход триггера  вл етс  первой управл ющей шиной , введены дополнительный триггер, три дополнительных элемента И, дополнительный блок регистров, блок сравнени  кодов и два элемента ИЛИ, при этом второй вход первого формировател  импульсов  вл етс  второй управл ющей шиной, а его выход соединен с вторым входом формировател  выходного сигнала, выход генератора импульсов подключен к входу второго счетчи- ка импульсов, выход которого через первый элемент ИЛИ подключен к первому входу дополнительного триггера и через второй элемент ИЛИ - к первому управл ющему входу дополнительного бло- ка регистров, второй управл ющий вход которого соединен с вторым выходом преобразовател  кодовых последовательностей , первый вход триггера соединен с вторым входом дополнительного триггера, выход которого подключен к третьему управл ющему входу дополнительного блока регистров, выход которого соединен с вторым входом триггера, выход которого подключен к третьему управл ющему входу блока регистров, выходы разр дов блока регистров и дополнительного блока регистров через блок сравнени  кодов подключены к первому входу третьего дополнительного элемента И, второй вход которого подклю- чен к выходу блока регистров, выход третьего дополнительного элемента И через второй формироватепь импульсов подключен к второму входу первого элемента ИЛИ, первый выход преобразовател  кодовых последовательностей подключен к второму входу второго элемента ИЛИ, выход дополнительного триггера соединен с первыми входами первого и второго дополнительных элементов И, вторые входы которых  вл ютс  входной информационной шиной, а выходы подключены соответственно к первому и второму входам преобразовател  кодовых последовательностей, выход дополнительного формировател  импульсов  вл етс  дополнительной выходной шиной, а третий и четвертый входы триггера  вл ютс  соответственно шинами логического нул  и логической единицы.

Сущность изобретени  в том, что повышение помехоустойчивости достигаетс  за счет разделени  процесса преобразовани  кода во временной интервал на два этапа: этап ввода кода и этап преобразовани  введенного кода во временной интервал, а также за счет обеспечени  возможности приема повторного кода с выдачей контрольного сигнала о правильном его приеме.

Сущность изобретени  по сн етс  чертежом .

Преобразователь двоичного кода во временной интервал содержит формирователь 1 выходного сигнала, триггер 2, генератор 3 импульсов, блок 4 регистров, первый счетчик 5 импульсов, второй счетчик 6 импульсов , элемент И 7, первый формирователь 8 импульсов, второй формирователь 9 импульсов, преобразователь 10 кодовых последовательностей , дополнительный триггер 11, первый, второй и третий дополнительные элементы И 12, 13, 14, дополнительный блок 15 регистров, блок 16 сравнени  кодов, первый и второй элементы ИЛИ 17, 18. Первый и второй выходы преобразовател  10 подключены к соответствующим входам блока 4, выходы разр дов которого соединены с информационными входами счетчика 5, вы; ход которого подключен к первому входу формировател  1. Выход формировател  1  вл етс  выходной шиной устройства. Выход формировател  1  вл етс  выходной шиной устройства. Выход формировател  8 соединен с первым управл ющим входом (вход записи) счетчика 5 и с вторым входом формировател  1. Второй управл ющий вход (вход вычитани ) счетчика 5 подключен к выходу первого элемента И 7. Выход формировател  1 подключен к первому входу элемента И 7. Выход генератора 3 подключен к второму входу элемента И 7 и к первому входу формировател  8. Первый вход (вход R) триггера 2  вл етс  первой управл ющей шиной устройства, второй управл ющей шиной устройства  вл етс  второй

вход формировател  8. Выход генератора 3 подключен также к счетному входу счетчика б, выход которого через элемент ИЛИ 17 подключен к первому входу (вход R) триггера 11 и через элемент И 18 - к первому управл ющему входу блока 15, второй управл ющий вход которого соединен с вторым выходом преобразовател  10. Первый вход (вход R) триггера 2 соединен с вторым входом счетчика бис вторым входом (вход S) триггера 11, выход которого подключен к третьему входу блока 15. Выход блока 15 соединен с вторым входом (вход синхронизации ) триггера 2, выход которого подключен к третьему входу блока 4. Выходы разр дов блока 4,15 через блок 16 подключены к первому входу элемента И 14, второй вход которого подключен к выходу блока 4. Выход элемента И 14 через формирователь 9 подключен к второму входу элемента ИЛИ 17. Выход триггера 11 соединен также с первыми входами элементов И 12, 13, вторые входы которых  вл ютс  входной информационной шиной устройства, а выходы подключены соответственно к первому и второму входам преобразовател  10, первый выход которого соединен также со вторым входом элемента ИЛИ 18. Выход формировател  9  вл етс  дополнительной (контрольной) шиной устройства. Третий вход (К-вход) и четвертый вход (J-вход) триггера 2  вл ютс  соответствен но шинами логического нул  и логической единицы устройства.

Преобразователь двоичного кода во временной интервал работает следующим образом.

В исходном состо нии импульсы с выхода генератора 3 поступают на вход счетчика б, который выполн ет функции делител  частоты. Коэффициент делени  счетчика 6 установлен таким, что период повторени  импульса на его выходе равен максимально возможной длительности выходного переменного интервала, т.е. минимально возможному интервалу времени между запусками преобразовател . Импульсы с выхода счетчика 6 через элемент ИЛИ 17 поступают на вход R триггера 11, устанавлива  его в нулевое состо ние. Сигнал логического О с выхода триггера 11 поступает на третий вход блока 15, т.е. на вход установки, разреша  установку блока 15 в исходное состо ние, которое устанавливаетс  импульсами с выхода счетчика 6 через элемент ИЛ И 18 на первый вход блока 15 (тактовый вход). При этом на выходе блока 15 устанавливаетс  сигнал логического О. На выходе триггера 2 поддерживаетс  сигнал логической 1, установленный при

предыдущем преобразовании. На выходах счетчика 5, формирователей 1, 8 поддерживаетс  сигнал логического О.

Дл  записи преобразуемого кода на 5 первую управл ющую шину устройства, т.е. на вход R триггера 2 и на вход S триггера 11 подаетс  импульс. Этот же импульс поступает на второй вход (вход установки) счетчика б, обеспечива  синхронизацию его

0 работы с входным сигналом.

Импульс, поступающий на первую управл ющую шину устройства, сбрасывает триггер 2 и устанавливает триггер 11 в единичное состо ние. Сигнал логического О с

5 выхода триггера 2 поступает на вход установки блока 4 (на третий управл ющий вход), разреша  установку его в исходное состо ние импульсами, поступающими на его тактовый (первый) вход. Сигнал логиче0 ской 1 с выхода триггера 11 разрешает прохождение преобразуемого кода через элементы И 12, 13 на входы преобразовател  10, а также поступает на вход установки блока 15 (третий управл ющий вход), сни5 ма  сигнал установки и разреша  запись в блок 15 кода.

На входную информационную шину устройства , т.е. на первые входы элементов И 12, 13, подаетс  (дважды) последователь0 ный двоичный импульсный код по двум лини м св зи в виде кода единица и кода нулей. При этом единице преобразуемого кода соответствует наличие импульса на линии св зи кода единиц и отсутствие им5 пульса на линии св зи кода нулей, а нулю соответствует отсутствие импульса на линии св зи кода единиц и наличие импульса на линии св зи кода нулей. Импульсы кода единиц и кода нулей через элемен0 ты И 12, 13 поступают на вход преобразовател  10, на первом выходе которого формируютс  тактовые импульсы путем логического сложени  импульсов кода единиц и кода нулей, а на втором выходе 5 пр мой последовательный код.

Поеобоазуемый код со второго выхода преобразовател  10 подаетс  на вторые управл ющие входы (информационные) блоков 4, 15. Тактовые импульсы с первого

0 выхода преобразовател  10 поступают на первый управл ющий вход блока 4, который при этом устанавливаетс  в исходное состо ние . На выходе блока 4 по вл етс  сигнал логического О. Кроме того, тактовые им5 пульсы с первого выхода преобразовател  10 через элемент ИЛ И 18 поступают на первый управл ющий вход блока 15. При этом преобразуемый код записываетс  в блок 15. По окончании записи кода, когда блок 15 заполн етс  на его выходе по вл етс  сигнал логической 1, который поступает на вход синхронизации триггера 2. Триггер 2 устанавливаетс  в единичное состо ние. Сигнал логической 1 с выхода триггера 2 поступает на третий управл ющий вход блока 4, т.е. на его вход установки, разреша  запись в блок4 повторного кода. Повторный код через элементы И 12,13 и преобразователь 10 записываетс  в блок 4, аналогично рассмотренной выше записи в блок 15.

По окончании записи повторного кода в блок 4 на выходе последнего по вл етс  сигнал логической 1, который поступает на второй вход элемента И 14.

Записанные таким образом первый и повторный коды с выходов разр дов блока 15, 4 соответственно поступают на входы блока 16. При совпадении кодов на входе блока 16 по вл етс  сигнал логической 1, который через элемент И 14 поступает на вход формировател  9 и запускает его. Импульс с выхода формировател  9 через элемент ИЛИ 17 поступает на вход R триггера 11 и сбрасывает его. Логический О с выхода триггера 11 запрещает прохождение сигналов через элементы И 12, 13, а также поступает на вход установки блока 15, который устанавливаетс  в исходное состо ние импульсами с выхода счетчика 6, поступающими через элемент ИЛИ 18 на первый управл ющий вход. Импульс с выхода формировател  9 поступает также на дополнительную (контрольную) шину устройства, что свидетельствует о правильной записи преобразуемого кода и разрешает преобразование .

В случае несовпадени  первого и повторного кодов на выходе блока 14 присутствует сигнал логического О. При этом на выходе элемента И 14 поддерживаетс  сигнал логического О и формирователь 9 не запускаетс . Отсутствие импульса на дополнительной (контрольной) шине устройства свидетельствует об искажении преобразуемого кода и о необходимости повторить запись . При этом первый же импульс с выхода счетчика 6, поступающий через элемент ИЛИ 17 на вход R триггера 11. обнул ет последний. При этом элементы И 12, 13 закрываютс , а на входе установки блока 5 устанавливаетс  сигнал установки.

При правильной, без искажений, записи преобразуемого кода, когда на дополнительной (контрольной) шине устройства присутствует импульс, преобразование записанного кода во временной интервал производитс  следующим образом.

На вторую управл ющую шину устройства , т.е. на второй вход формировател  8 подаетс  импульс. Импульс с выхода формировател  8 поступает на первый управл ющий вход счетчика 5 (вход предварительной записи) и на второй вход формировател  1. При этом по переднему

фронту этого импульса в счетчик 5 записываетс  преобразуемый код, поступающий на входы записи счетчика 5 с выходов разр дов блока-4. При записи в счетчик 5 ненулевого кода на его выходе по вл етс 

0 сигнал логической 1, который поступает на первый вход формировател  1. подготавлива  его к работе, По заднему фронту импульса на выходе формировател  1,  вл ющемс  выходной шиной устройства,

5 по вл етс  сигнал логической 1, т.е. формируетс  передний фронт выходного временного интервала.

Сигнал логической 1 с выхода формировател  1 подаетс  на первый входэлемен0 та И 7, При этом импульсы с выхода генератора 3 начинают проходить на второй управл ющий вход (вход вычитани ) счетчика 5. Код, записанный в счетчик 5, начинает считыватьс . По окончании считывани , ког5 да счетчик 5 обнул етс , на его выходе по вл етс  сигнал логического О, который возвращает формирователь 1 в исходное состо ние . На выходе формировател  1, т.е. на выходной шине устройства, формируетс 

0 задний фронт выходного временного интервала . Логический О с выхода формировател  1 запрещает прохождение импульсов через элемент И 7 на вход вычитани  счетчика 5. На этом преобразование заканчива5 етс .

Claims (1)

1. Формула изобретени  Преобразователь двоичного кода во временной интервал, содержащий формирователь выходного сигнала, триггер, гене0 ратор импульсов, блок регистров, первый и второй счетчики импульсов, элемент И, первый и второй формирователи импульсов и преобразователь кодовых последовательностей , первый и второй выходы которого

   5 подключены к соответствующим одноименным входам блока регистров, выходы разр дов которого соединены с соответствующими информационными входами первого счетчика импульсов, выход ко0 торого подключен к первому входу формировател  выходного сигнала, выход которого  вл етс  выходной шиной, выход первого формировател  импульсоз соединен с первым управл ющим входом первого

   5 счетчика импульсов, второй управл ющий вход которого подключен к выходу элемента И, первый вход которого подключен к выходу формировател  выходного сигнала, выход генератора импульсов подключен к второму входу элемента И и к первому входу

   первого формировател  импульсов, первый вход триггера  вл етс  первой управл ющей шиной, отличающийс  тем, что, с целью повышени  помехоустойчивости, в него введены дополнительный триггер, три дополнительных элемента И, дополнительный блок регистров, блок сравнени  кодов и два элемента ИЛИ, при этом второй вход первого формировател  импульсов  вл етс  второй управл ющей шиной, а его выход соединен с вторым входом формировател  выходного сигнала, выход генератора им- пульсов подключен к счетному входу второго счетчика импульсов, выход которого через первый элемент ИЛИ подключен к первому входу дополнительного триггера и через второй элемент ИЛИ - к первому управл ющему входу дополнительного блока регистров , второй управл ющий вход которого соединен с вторым выходом преобразовате- л  кодовых последовательностей, первый вход триггера объединен с вторым входом дополнительного триггера, выход которого подключен к третьему управл ющему входу дополнительного блока регистров, выход ко- торого соединен с вторым входом триггера,

   выход которого подключен к третьему управл ющему входу блока регистров, выход разр дов которого и выходы разр дов дополнительного блока регистров подключены соответственно с первым и вторым входами блока сравнени  кедов, выход которого подключен к первому входу третьего дополнительного элемента И, второй вход которого подключен к выходу блока регистров , а выход через второй формирователь импульсов подключен к второму входу первого элемента ИЛИ, причем первый выход преобразовател  кодовых последовательностей подключен к второму входу второго элемента ИЛИ, выход дополнительного триггера соединен с первыми входами первого и второго дополнительных элементов и, вторые входы которых  вл ютс  входной информационной шиной, а выходы подключены соответственно к первому и второму входам преобразовател  кодовых последовательностей , выход второго формировател  импульсов  вл етс  дополнительной выходной шиной, а третий и четвертый входы триггера  вл ютс  соответственно шинами логического нул  и логической единицы.