SU1633494A1 - Устройство дл декодировани фазоманипулированного кода - Google Patents

Устройство дл декодировани фазоманипулированного кода Download PDF

Info

Publication number
SU1633494A1
SU1633494A1 SU894697507A SU4697507A SU1633494A1 SU 1633494 A1 SU1633494 A1 SU 1633494A1 SU 894697507 A SU894697507 A SU 894697507A SU 4697507 A SU4697507 A SU 4697507A SU 1633494 A1 SU1633494 A1 SU 1633494A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
block
outputs
output
trigger
Prior art date
Application number
SU894697507A
Other languages
English (en)
Inventor
Геннадий Павлович Тимченко
Валерий Владимирович Ледвин
Геннадий Григорьевич Солодовников
Александр Геннадиевич Меланченко
Original Assignee
Предприятие П/Я А-7460
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7460 filed Critical Предприятие П/Я А-7460
Priority to SU894697507A priority Critical patent/SU1633494A1/ru
Application granted granted Critical
Publication of SU1633494A1 publication Critical patent/SU1633494A1/ru

Links

Abstract

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи цифровой информации. Устройство осуществл ет декодирование кода Манчестер и обнаружение одиночных ошибок, что повышает его помехоустойчивость . Устройство содержит блок 1 выделени  синхроимпульсов, триггер 2, элементы НЕ 3 и 4, регистры 5 и 6, блоки 7 и с контрол  четности , элемент И 9 и блоки 10 и 11 ключей . 4 ил.

Description

ь
Со со
СО Јъ
фуг/
Изобретение относитс  к электросв зи и может использоватьс  в системах передачи цифровой информации.
Целью изобретени   вл етс  повыше- ние помехоустойчивости устройства.
На фиг.1 представлена функциональна  схема устройства; на фиг.2 и 3 - временные диаграммы, по сн ющие работу устройства; на фиг.4 - функциональ на  схема блока выделени  синхроимпул сов.
Устройство содержит блок 1 выделени  синхроимпульсов, триггер 2, пер-. вы: 3, второй 4 элементы НЕ, первый 5 и второй 6 регистры, первый 7, второй 8 блоки контрол  четности, элементы И9, первый 10 и второй 11 блоки ключей.
Блок выделени  синхроимпульсов содержит (фиг.4) элементы 12 и 13 со- гласовани  (оптроны), генератор 14 импульсов, элементы И 15 и 16, делитель 17 частоты, реверсивный счетчик импульсов, дешифратор 19 нул , дешифратор 20 числа N, элемент НЕ 21, эле- менты И 22 и 23, триггер 24, элемент И 25, счетчик 26 импульсов и дешифратор 27.
Устройство работает следующим образом .
Информаци  в коде Манчестер (фиг.2б поступает на вход устройства. Блок 1 выдел ет синхроимпульсы, которые управл ют триггером 2. Последний 2 формирует тактовые импульсы, которые по- ступают на тактовые входы регистров 5 и 6 (фиг.2г,д) в противофазе. Информаци  на вход регистра 5 поступает с входа устройства (фиг.2б), а на вход регистра 6 - через эле- мент НЕ 3 (фиг.2в). В регистры 5и6 записываетс  информаци  (фиг.2ж,з), соответствующа  исходному унитарному коду (фиг.2а), но на регистр 6 она выставл етс  с задержкой, равной времени передачи половины бита. Информаци  с регистров 5 и 6 подаетс  на блоки 7 и 8 контрол  четности и на блоки 10 и 11 ключей. При соответствии условию четности информации, за- писанной в регистрах 5 и 6 с блоков 7 и 8 контрол  выдаютс  разрешающие сигналы дл  подключени  информации с выходов регистра 5 или 6 на выходы устройства. Так как информаци  иа выходах регистра 5 выставл етс  раньше, то единичный сигнал с выхода, блока 7 через элементы НЕ 4 и И 9 блокирует сигнал с выхода блока 8.
При обнаружении одиночных импульсных помех, например, в 4-м разр де (фиг.Зг) в регистры 5 и 6 записываетс  информаци  (фиг.Зд.е). На выходе блока 7 контрол  устанавливаетс  сигнал логической единицы, который открывает блок 10 и подключает выходы регистра 5 к выходам устройства. На выходе блока 8 контрол  устанавливаетс  сигнал логического нул , который запрещает прохождение сигналов с выходов регистра 6 через блок 11.
При возникновении помехи между 8-м и 9-м разр дами в регистры 5 и 6 записываетс  информаци  (фиг.3 з , и). Так как на выходе блока 7 контрол  устанавливаетс  сигнал логического нул  (четное количество единиц), то на первом входе элемента И 9 по вл етс  сигнал логической единицы. На выходе блока 8 контрол  устанавливаетс  сигнал логической единицы (нечетное количество единиц). На выходе элемента И 9 также устанавливаетс  сигнал логической единицы, который открывает ключи блока 11, и информаци  с выходов регистра 6 поступает на выходы устройства.
Аналогично вы вл етс  искажение информации, вызванное помехой между 11-ми 12-м разр дами (фиг.З ) и в других разр дах. Таким образом, при отсутствии искажений информаци  считываетс  с регистра 5, а в регистр 6 блокируетс  нулем на первом входе элемента И 9.
Работа блока 1 выделени  синхроимпульсов (фиг.4) заключаетс  в обнулении делител  17 частоты по истечении 3 мкс (врем  первых трех битов, отведенных под синхронизацию).
Погрешность установки фазы равна периоду собственной частоты генератора 14.
Блок 1 формирует также сигнал дл  установки регистров 5 и 6 в исходное состо ние после выделени  синхропосле довательности и сигнал стробировани  блоков 7 и 8 контрол , который формируетс  после прихода последнего информационного разр да.

Claims (1)

  1. Формула изобретени 
    Устройство дл  декодировани  фазо- манипулировснного кода, содержащее первый, второй регисты, триггер, элемент И, первый и второй элементы НЕ, вход первого элемента НЕ  вл етс  входом устройства, отличающеес  тем, что, с целью повышени  помехоустойчивости устройства , в него введены первый, второй блоки контрол  четности, первый, второй блоки ключей и блок выделени  синхроимпульсов, вход которого объединен с информационным входом первого регистра и подключен к входу устройства , первый, второй и третий выходы блока выделени  синхроимпульсов соединены соответственно с управл ющими входами первого, второго блоков контрол  четности, счетным входом триггера и установочными входами первого , второго регистров и триггера, пр мой и инверсный выходы триггера соединены с тактовыми входами соответ ственно первого и второго регистров,
    / / 0 f О О О 1 1 4
    ж )
    фиг. 2
    10
    15
    70
    выходы первого регистра соединены с одноименными информационными входами первого блока ключей и первого блока контрол  четности, выход которого соединен непосредственно с управл ющим входом первого блока ключей и через второй элемент НЕ с первым входом элемента И, выход которого соединен с управл ющим входом второго блока ключей, выход первого элемента НЕ соединен с информационным входом второго регистра, выходы которого соединены с одноименными информационными входами второго блока ключей и второго блока контрол  четности, выход которого соединен с вторым входом элемента К, выходы первого и второго блоков ключей соответственно объединены и  вл ютс  выходами устройства.
    (
    1 1 0 1 0 Q 0 1 1
    i
    I
    TJTJT-TLruriJ-lJ-Lr
    г Ыйц-л ц-титигу
    .
    if
    /7
    Фиг.Ъ
    Составитель М.Никуленков Редактор Н.Лазаренко Техред Л.Олийнык Корректор С.Черни
    Заказ 622Тираж 454Подписное
    ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35 Раушска  наб., д. 4/5
    фие b
SU894697507A 1989-04-04 1989-04-04 Устройство дл декодировани фазоманипулированного кода SU1633494A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894697507A SU1633494A1 (ru) 1989-04-04 1989-04-04 Устройство дл декодировани фазоманипулированного кода

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894697507A SU1633494A1 (ru) 1989-04-04 1989-04-04 Устройство дл декодировани фазоманипулированного кода

Publications (1)

Publication Number Publication Date
SU1633494A1 true SU1633494A1 (ru) 1991-03-07

Family

ID=21450488

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894697507A SU1633494A1 (ru) 1989-04-04 1989-04-04 Устройство дл декодировани фазоманипулированного кода

Country Status (1)

Country Link
SU (1) SU1633494A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Автоматика и вычислительна техника, 1989, 2, с.55-63. Авторское свидетельство СССР 1474852, кл.Н 03 М 5/12, 1987. *

Similar Documents

Publication Publication Date Title
GB1053189A (ru)
SU1633494A1 (ru) Устройство дл декодировани фазоманипулированного кода
US4606057A (en) Arrangement for checking the counting function of counters
RU2009617C1 (ru) Устройство тактовой синхронизации
SU1506576A1 (ru) Устройство дл приема и передачи данных в дуплексном режиме
RU2023309C1 (ru) Устройство для приема команд телеуправления
SU1059559A1 (ru) Устройство дл ввода информации с дискретных датчиков
RU2018942C1 (ru) Устройство для сопряжения абонентов с цвм
SU1665526A1 (ru) Устройство дл приема дискретной информации
SU1732332A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
US5083291A (en) Transceiving process for a digital telephone line
SU1720028A1 (ru) Многоканальный фазометр
SU1688438A1 (ru) Устройство дл приема и передачи данных
RU2022469C1 (ru) Устройство для многоканального декодирования
RU2000668C1 (ru) Устройство дл межканального фазировани систем передачи данных
SU1751797A1 (ru) Устройство дл приема информации
RU1798775C (ru) Устройство дл ввода-вывода информации
SU1598191A1 (ru) Устройство дл приема биимпульсных сигналов
SU1138800A1 (ru) Устройство дл формировани слова из слогов
RU1785077C (ru) Преобразователь двоичного кода во временной интервал
SU1679495A1 (ru) Устройство дл сопр жени ЦВМ с абонентами
SU907569A1 (ru) Устройство дл приема последовательного кода
SU1464165A1 (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
SU1483648A1 (ru) Устройство дл кодировани информационного сигнала и передачи его в первичную цифровую систему св зи
SU1105884A1 (ru) Устройство дл сопр жени абонентов с цифровой вычислительной машиной