SU871325A2 - Селектор импульсов - Google Patents

Селектор импульсов Download PDF

Info

Publication number
SU871325A2
SU871325A2 SU792807858A SU2807858A SU871325A2 SU 871325 A2 SU871325 A2 SU 871325A2 SU 792807858 A SU792807858 A SU 792807858A SU 2807858 A SU2807858 A SU 2807858A SU 871325 A2 SU871325 A2 SU 871325A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
inputs
signal
Prior art date
Application number
SU792807858A
Other languages
English (en)
Inventor
Аркадий Иванович Баландин
Евгений Петрович Ларичев
Евгений Николаевич Океанов
Иван Иванович Родькин
Original Assignee
Предприятие П/Я Р-6120
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6120 filed Critical Предприятие П/Я Р-6120
Priority to SU792807858A priority Critical patent/SU871325A2/ru
Application granted granted Critical
Publication of SU871325A2 publication Critical patent/SU871325A2/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

(54) СЕЛЕКТОР ИМПУЛЬСОВ
/ Изобретение относитс  чс измеритель- ной технике и может быть использовано дл  анализа различных сигналов, а также в качестве средства приема и передачи информации в Ш1ФРОВОЙ форме. В основном изобретении авт. св. № 790251 описан сенектор импульсов, содержащий генератор импульсов, последо вательно соединенные блок укорочени  входных импульсов, инвертор и дифференхшруюший элемент, выход которого соедииен с первыми входами элементов совпадени , выходы которых подключены к выходным шинам устройства, распределитель сигналов, выходы которого соединены соответственно со вторыми входами элементов совпадени , вентиль, выход которого подключен к первому входу распределите- л  сигналов, а входы соответственно - к выходам генератора импулыЛв а инвертора , и синхронизатор, вход которого сое динен со шсодом инвертора, а выход с .синхронизирующими входами рас1федвлите л  сигналов и генератора импульсовЩНедостатком этого устройства  вл етс  п -канальна  форма выходного сигнала, требующа  дополнительных устройств преобразовани  дл  передачи этого сигнала Б обычных каналах св зи. Кроме того, известное устройство, осушестбп   разложение сигнала цо каналам, не обеспечивает восстановлени  сигнала. Целью насто щего изобретени   вл етс  расширение функциональных возможиостей устройства путем обеспечени  пр мого и обратного преобразовани  сигаала в цифровую форму. Поставленна  цель достигаетс  тем, что в селектор импульсов, содержащий генератор импульсов, последовательно соединенные блок укорочени  входных импульсов , инвертор и дифференцирующий элемент, выход которого соединен с первыми входами элементов соединени , распределитель сигналов, выходы которого соединены соответственно со вторыми входами элементов совпадени , вентиль, выход которого подключен к первому входу расрре- делител  сигналов, а входы соответствен- но - к выходам генератора импульсов и инвертора, и синхронизатор, вход которого соединен со входом инвертора, а выхо с синхронизирующими входами распределител  сигналов и генератора импульсов, введены тактовый генератор, блок последовательной записи, блок последовательно го считывани , коммутатор линии св зи, дополнительный инвертор, последовательно соединенные шифратор, блок параллельной записи, блок оперативной пам ти, блок параллельного считывани , дешифратор, блок генераторов и сумматор. При этом входы шифратора подключены к выходам элементов совпадени , а дополнительный вход через дополнительный инвертор - ко входной шине, причём выход тактового генератора соединен с первьши входами блока последовательной записи и блока последовательного считывани , с дополнительным входом блока параллельного считывани , с первым дополнительным входом блока параллельной записи и с первым дополнительным входом блока оперативной пам ти, дополнительный выход которого подключен ко второму входу блока последовательного считывани , выход которого соединен с первым входом коммутатора линии св зи, второй вход которо- го подключен к дополнительной вхсйгной шине, первый выход - ко второму дополнительному входу блока параллельной записи , а второй выход - ко второму входу блока последовательной записи, выход ко торого соединен со вторым дополнительным входом блока оперативной пам ти. На чертеже изображена структурна  электрическа  схема устройства. Устройство содержит последовательно соединенные блок 1 укорочени  входных импульсов, инвертор 2 и дифференцир5юйшй элемент 3, генератор 4 импульсов, вентиль 5, входы которого подключены соответственно к выходам генератора 4 импульсов и инвертора 2, распределитель 6 сигналов, элементы 7 совпадени , первые входы которых соединены с выходом дифференцирующего элемента 3, а вторые входы - соответственно с выходами распределител  6 сигналов, первый вход которого подключен к выходу вентил  5, а второй вход - к синхронизирующему входу генератор 4 импульсов, дополнительный инвертор 8, синхронизатор 9, выход которого соединен с синхронизирующим входом генератора 4 импульсов, а вхоД - со входом инвертора 2, шифратор 1О,вхо ды которого соединены с выходами эле- ментов 7 совпадени , а дополнительный вход через дополнительный инвертор 8 со входной щиной, последовательно соединенные блок 11 параллельной записи,блок 12 оперативной пам ти, блок 13 параллельного считывани , дешифратор 14, блок 15 генераторов и сумматор 16. Кроме того, устройство включает в себ  блок 17 последовательной записи, блок 18 последовательного считывани , коммутатор 19 линии св зи, тактовый генератор 2О, выход которого соединен с первыми входами блока 17 последовательной записи и блока 18 последовательного считывани , дополнительным входом блока 13 параллельного считывани , с первым дополнительным входом блока 11 параллельной записи и с первым дополнительным входом блока 12 оперативной пам ти, дополнительный выход которого соединен со вторым входом блока 18 последовательного считывани , выход которого подключен к первому входу коммутатора 19 линии св зи, второй вход которого соединен с дополнительной входной шиной, первый выход - со вторым дополнительным. входом блока 11 параллельной записи, а второй выход - со вторым входом блока 17 последовательной записи, выход которого подключен ко второму дополнительному входу блока 12 оперативной пам ти. Дополнительна  входна  шина  вл етс  линией св зи. Устройство работает следуюпшм образом . Исследуема  последовательность HRiпульсов например, имитированна  речь, по ступает на вход блока 1. Последний укорачивает до заданной минимальной длитель-. кости каждый входной импульс. Импульсы менее этой длительности не конт. ропируютс  и в дальнейшей работе не участвуют. Дл  импульсов с болыией длительностьк ) сигнал разности входного и укороченного импульсов на выходе блока 1 инвертируетс  инвертором 2 и отпирает вентиль 5. Одновременно с началом этого сигнала, синхронизатор устанавливает в исходное состо ние распределитель 6 и заданную фазу генератсфа 4. Импульсы с выхода последнего поступают через открытый вентиль 5 на вход распределител  6, в результате чего на каждом из п вы о дов последнего по вл ютс  импуАьсы, вы- пслн юшие функцию перемещающегос  интервала контрол , равного периоду Т работы генератора 4. По окончании упом нутого сигнала разности на выходе элемента 3 формируетс  импульс, поотупак 01ИЙ на входы элементов 7, в результате чего на одном из ц выходов элементов 7 регистрируетс  входной импульс, длительность которого,,
. Далее импульсы с выходов элементов :7 поступают на входы шифратора 10, на выходе которого формируетс  та или ина  кодова  комбинаци , распределенна  по его выходным шинам и однозначно опре .делшоша  измеренное значение длительнос ти входного импульса. Конкретное исподнекие шифратора 10, как и способ кодировани , зависит от желани  потребител , однако дл  нагл дности описание работы устройства рассматриваетс  на двоичной обработке информации. В этом случае чис ло N выходных шин 1О определ етс  известным выражением:. ), включа  сигнал с выхода инвертора 8 и на его выходах формируетс  одна из статических кодовых комбинаций дл  каждого из измеренных входных импульсов и одна кодова  комбинаци , соответст- вуюша  паузе между импульсами. Этот статический N -разр аный сигнал с выходов шифратора 1О поступает на блок 11, а оггтуда на входы блока 12, который в данном конкретном случае может быть вы попней в виде сдвигового регистра, если блок 11 не саперт сигналом коммутатора 19. Последний работает с приоритетом дл  приема сообщений из линии св зи и . отпирает блок 11 на врем , когда лини  св зи свободна, а также переключает линию св зи на выход блока 18. При этом статический сигнал с выхода блока 11, поступающий в блок 12 под воздействием генератора 2О, считываетс  из блока 12 блокс л 18 и в виде динамического N -раз р дного двоичного сигнала поступает в ли нию св зи и, например, на вход аиалошчного селектора импульсов на другом объекте . П(Я1 поступлении из линии св зи динамического двоичного N -разр дного сигнала коммутатор 19 переключает линию . св зи на вход блока 17 и запирает блок 11. С помощью блока 17 и генератора. 20 динамический входной сигнал записываетс  в блок 12 и преобразуетс  в статический с помощью блока 13, с выходов которого поступает на дешифратор 14, вы попа юший операцию, обратную той, лоторую идпапн ет шифратор 1О. В результа8713256

Claims (1)

1. Авторское свидетельство СССР № 79О251, кл. Н ОЗ К 5/20, 1978 (прототип).
ffff
SU792807858A 1979-08-13 1979-08-13 Селектор импульсов SU871325A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792807858A SU871325A2 (ru) 1979-08-13 1979-08-13 Селектор импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792807858A SU871325A2 (ru) 1979-08-13 1979-08-13 Селектор импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU790251 Addition

Publications (1)

Publication Number Publication Date
SU871325A2 true SU871325A2 (ru) 1981-10-07

Family

ID=20845560

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792807858A SU871325A2 (ru) 1979-08-13 1979-08-13 Селектор импульсов

Country Status (1)

Country Link
SU (1) SU871325A2 (ru)

Similar Documents

Publication Publication Date Title
GB1053189A (ru)
SU871325A2 (ru) Селектор импульсов
US4020449A (en) Signal transmitting and receiving device
SU576574A1 (ru) Устройство дл перебора сочетаний
SU544161A1 (ru) Устройство фазировани аппаратуры передачи информации циклическим кодом
SU731592A1 (ru) Распределитель импульсов
SU815945A1 (ru) Устройство дл синхронизацииСиСТЕМ пЕРЕдАчи иНфОРМАции
SU873444A1 (ru) Устройство тактовой синхронизации
SU1376083A1 (ru) Генератор потоков случайных событий
SU1169173A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1714609A1 (ru) Устройство дл формировани теста блока оперативной пам ти
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов
SU1511851A1 (ru) Устройство дл синхронизации импульсов
SU1621062A1 (ru) Устройство дл считывани графической информации
SU554626A2 (ru) Устройство дл декодировани циклических кодов
RU1790780C (ru) Устройство дл ввода информации от датчиков
SU949823A1 (ru) Счетчик
SU399854A1 (ru) В пт&
SU478999A1 (ru) Регистрирующее устройство
SU720734A1 (ru) Устройство дл многоканальной передачи сигналов с коррекцией ошибок
SU535570A1 (ru) Устройство дл управлени передачей информации
RU1785077C (ru) Преобразователь двоичного кода во временной интервал
SU1509897A1 (ru) Сигнатурный анализатор
SU780196A1 (ru) Коммутатор
SU1290556A1 (ru) Устройство дл передачи и приема дискретных сигналов