SU720734A1 - Устройство дл многоканальной передачи сигналов с коррекцией ошибок - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОЙ ПЕРЕДАЧИ СИГНАЛОВ С КОРРЕКЦИЕЙ ОШИБОК

1

Изобретение относитс  к телеметрии и может быть использовано дл . многоканальной передачи измерений контролируемых процессов в цифровой форме.

Известно устройство дл  многоканальной передачи сигналов с коррекцией ошибок, содержащее генератор импульсов и последовательно соединенные входной регистр, матрицу, блок ключей, на сигнальные входы которых поданы сигналы сообщений, пре- образователь а налог-код, инвертор и формйроват-ёль выходного сигнала, второй управл ющий вход которого, соединен с выходом генератора импульсов 1.

Однако в- таком устройстве ощибки от перегрузки многоканального тракта передачи велики.

Цель изобретени  - уменьшение ощибок от перегрузки многоканального тракта передачи .

Цель достигаетс  тем, что в устройство дл  многоканальной передачи сигналов с коррекцией ошибок, содержащее генератор импульсов и последовательно соединенные входной регистр, матрицу, блок ключей, на сигнальные входы которого поданы сигналы

сообщений, преобразователь аналог-код, инвертор и формирователь выходного сигнала , второй управл ющий вход которого соединен с выходом генератора импульсов, введены первый и второй делители частоты, блок пам ти, элемент И, элемент ИЛИ и элементы несовпадени  по числу сигнальных выходов преобразовател  аналог-код, при этом выход генератора импульсов через первый делитель частоты подключен ко входу в ходного регистра, первому управл ю.щему

входу блока пам ти, третьему управл ющему входу формировател  выходного сигнала , второй управл ющий вход которого соединен со вторым управл ющим входом блока пам ти, и входу второго делител  частоты , выход которого подключен к объединенным первым входам элементов И и ИЛИ, объединенные вторые входы которых соединены с соответствующим выходом матрицы, а в з1ходы элементов И и ИЛИ .подключены соответственно ко второму входу инвертора

и четвертому управл ющему входу формировател  выходного сигнала, каждый сигнальный вход которого соединен с выходом соответствующего элемента несовпадени  и соответствующим сигнальным входом блока пам ти , выходы которого подключены к первым входам соответствующих элементов несовпадени , вторые входы которых соединены с соответствующими сигнальными выходами преобразовател  аналог-код, при этом элемент несовпадени  содержит первый и второй элементы И, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, выход которого  вл етс  выходом элемента несовпадени , первым входом которого  вл ютс  объединенные пр мой вход первого элемента И и инверсный вход второго элемента И, пр мой вход которого объединен с инверсным входом первого элемента И и  в-ч л етс  вторым входом элемента несовпадени .-

На фиг. 1 представлена структурна  электрическа  схема описываемого устройства; на фиг. 2 -диаграммы, по сн ющие его работу; на фиг. 3 - структура кадра.

Данное устройство дл  многоканальной передачи сигналов с коррекцией ошибок содержит генератор 1 импульсов, первый делитель 2 частоты, формирователь 3 выходного сигнала, блок 4 пам ти, элементы 5 несовпадени , второй делитель 6 частоты, входной регистр 7, элемент ИЛИ 8, инвертор 9, элемент И 10, преобразователь 11 аналог-код , блок 12 ключей, матрицу 13, при этом каждый элемент 5 несовпадени  содержит первый и второй элементы И 14 и 15 и элемент ИЛИ 16.

Работа устройства иллюстрируетс  диаграммами (фиг. 2)- Генератор 1 импульсов генерирует последовательность синхроимпульсов (фиг. 2,а), которые подаютс  на вход первого делител  2 частоты и на вторые управл ющие входы формировател  3 выходного сигнала и блока 4 пам ти и служат дл  синхронизации работы этих блоков тактовой частотой. Первый делитель частоты осуществл ет деление частоты следовани  импульсов от генератора 1 импульсов на число п, равное Значности цифровых кодовых сигналов, которыми представл ютс  выборки измер емых параметров (фиг. 2,6). Сформированна  последовательность импульсов подаетс  соответственно на третий и первый входы формировател  3 выходного сигнала и блока 4 пам ти, а также на входы второго делител  6 частоты и входного регистра 7 и служит дл  синхронизации указанных блоков частотой опроса каналов. Входной регистр 7 и матрица 13 формируют на выходе матрицы 13 стробирующие импульсы, которыми поочередно отпираютс  ключевые схемы блока 12 ключей, на вторые входы которых подаютс  сигналы от источников сообщений . Сигналы, поочередно проход  через блок 12 ключей, преобразуютс  в цифровую двоичню форму и преобразователе 11 аналог-код (фиг. 2, в) и затем в параллельном коде подаютс  на вторые входы элементов 5

несовпадени , где значение каждого разр да сравниваетс  со значением каждого разр да предыдущей (предсказанной выборки , записанной в блоке 4 пам ти (фиг. 2г). На выходы элементов 5 несовпадени  выдаетс  единична  посылка (импульс), если сравниваемые значени  одноименных разр дных сигналов не совпадают , и выдаетс  нулева  посылка (пауза), если эти значени  совпадают (фиг. 2,д). С помощью синхроимпульса с выхода первого делител  2 частоты п-разр дные дельта-сигналы с выходов элементов 5 несовпадени  считываютс  в формирователь 3 выходного сигнала и в блок 4 пам ти. При этом в блоке 4 пам ти при экстрапол ции нулевого пор дка цифровые разр дные сигналы заполненной предыдущей (предсказанной) выборки мен ютс  на противоположные, если в одноименных разр дах дельта-сигналов присутствует единична  посылка (импульс), и не мен ютс , если разр дные сигналы равны нулю, при этом в блоке 4 пам ти записываетс  предсказанное измер емого параметра.

Таким образом, осуществл етс  формирование п-разр дных дельта сигналов.

Формирование сигналов, характеризующих полные значени  выборок, осущестсвл етс  следующим образом.

С выхода первого делител  2 частоты импульсы , следующие с частотой опроса каналов , подаютс  во второй делитель б частоты, в котором происходит деление частоты следовани  импульсов таким образом, чтобы на выходе выдавалась последовательность импульсов с периодом следовани  (кЫ -f 1)Тг, где к - целое число, N - число каналов,

t-врем ,соответствующее периоду опроса каналов.

Проход  через элемент ИЛИ 8 импульсы с выхода второго делител  6 частоты подаютс  на четвертый вход формировател  3 выходного сигнала, где формируетс  управл ющий сигнал, который закрывает вход дл дельта-сигналов и открывает первый

вход, через который в формирователь 3 выходного сигнала с преобразовател  11 аналогкод через инвертор 9 считываетс  полное значение выборки измер емого параметра. Выбранный коэффициент делени  второго делител  б частотьт поэ вол ет чередовать в передаваемом сигнале каналы с полным значением передаваемых выборок. (На фиг. 3 защтрихованы каналы с полным значением передаваемых выборок, при К 1).

Claims (2)

1. Дл  осуществлени  декодировани  и синхронизации сигнала при приеме на один из информационных входов блока 12 ключей подаетс  посто нное заранее известное напр жение-маркер. С выхода матрицы 13, соответствующего маркерному каналу, строб подаетс  через элемент ИЛИ 8 на четвертый вход формировател  3 выходного сигнала , что обеспечивает непрерывную передачу в выходном сигнале полного цифрового значени  выборки маркерного канала. С помощью маркерного канала на приемной стороне восстанавливаютс  номера передаваемых каналов. Чтобы определить по каким каналам передаютс  полные значени  выборок , код маркерного канала периодически инвертируетс . Если в данном цикле опроса оказалось, что код маркерного канала инвертирован , это означает, что в следующем цикле опроса будет передаватьс  полное значение выборки канала, следующего за маркерным и т. д. Код маркерного канала инвертируетс  в случае, если на входы элемента И 10 одновременно поступают стробы с выхода второго делител  6 частоты и с выхода матрицы 13, соответствующего маркерному каналу. В этом случае с выхода элемента И 10 подаетс  управл ющий сигнал на второй вход инвертора 9 и переключает его в режим инвертировани  цифрового сигнала маркерного канала, поступающего на первый вход. Во всех остальных слу ча х (при отсутствии управл ющего напр жени  на втором входе) инвертор 9 работает как повторитель цифрового сигнала, поступающего на первый вход. Передача инвертированного кода маркерного канала (в данном случае первого) изображена (фиг. 3) сиНхропаузой, в последующих циклах опроса код маркерного канала передаетс  пачкой импульсов. При подаче разных значений сигналов на входы элемента 5 несовпадени  на его выходе выдаетс  импульс, при одинаковых значени х входных сигналов сигнал на выходе элемента несовпадени  отсутствует. Описанное выше устройство позвол ет полностью устранить динамические ощибки перегрузки передаваемых сигналов при минимальной избыточности и минимальных затратах полезной энергии передаваемого сигнала . Формула изобретени  1. Устройство дл  многоканальной передачи сигнадов с коррекцией ощибок, содержащее генератор импульсов .и последовательно соединенные входной регистр, матрицу , блок ключей, на сигнальные входы которого поданы сигналы сообщений, преобразователь аналог-код, инвертор и формирователь выходного сигнала, второй управл ющий вход которого соединен с выходом генератора импульсов, отличающеес  тем, что, с целью уменьщени  ощибок от перегрузки многоканального тракта передачи, введены первый и второй делители частоты , блок пам ти, элемент И, элемент ИЛИ и эдементы несовпадени  по числу сигнальных выходов преобразовател  аналог-код, при этом выход генератора импульсов через первый делитель частоты подключен ко входу входного регистра, первому управл ющему входу блока пам ти, третьему управл ющему входу формировател  выходного сигнала , второй управл ющий вход которого соединен со вторым управл ющим входом блока пам ти, и входу второго делител  частоты , выход которого подключен к объединенным первым входам элементов И и ИЛИ, объединенные вторые входы которых соединены с соответствующим выходом матрицы , а выходы элементов И и ИЛИ подключены соответственно ко второму входу инверторай четвертому управл ющему входу формировател  выходного сигнала, каждый сигнальный вход которого соединен с выходом соответствующего элемента несовпадени  и соответствующим сигнальным входом блока пам ти, выходы которого, подключены к первым входам соответствующих элементов несовпадени , вторые входы которых соединены с соответствующими сигнальными выходами преобразовател  аналог-код.
2. 2. Устройство по п. 1, отличающеес  тем, что элемент несовпадени  содержит первый и второй элементы И, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, выход которого  вл етс  выходом элемента несовпадени , первым входом которого  вл ютс  объединенные пр мой вход первого элемента И и инверсный вход второго элемента И, пр мой вход которого объединен с инверсным входом первого элемента И и  вл етс  вторым входом элемента несовпадени . Источники информации. прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 482910, кл. Н 04 J 3/16, 1972.

   720734

   Физ, i

   Фиг. 2 Ч у/т NK 1к 2к Зк NK 1к 2к 3/ Фиг.д н-н МММ л/к 1к 2к Зк «