SU1665543A1

SU1665543A1 - Устройство дл формировани видеосигнала изображени

Info

Publication number: SU1665543A1
Application number: SU894649241A
Authority: SU
Inventors: Альгимантас-Бернардас Антанович Килна
Original assignee: Институт Математики И Кибернетики Ан Литсср
Priority date: 1989-01-12
Filing date: 1989-01-12
Publication date: 1991-07-23

Abstract

Изобретение относитс к телевидению. Цель изобретени - повышение информативности изображени . Устройство дл формировани видеосигнала изображени содержит селектор 2 строчных импульсов, блок 3 компараторов, формирователь 8 импульсов записи, выходной коммутатор 9, блок 10 задержки, селектор 17 первого импульса. Цель достигаетс путем введени дополнительной шкалы квантовани , формируемой с помощью двух кинематически св занных переключателей 5 и 18, селектора 11 импульсов, счетчиков 13 и 14, формировател 15 сигнала записи кода и регистра 16. 1 з.п. ф-лы, 2 ил.

Description

Г

-чю

8 1U 15 |

Ъ л

3| |76

ЛИ lL, TZTZT

ИМИ -

H i is4

77

14

О

c

СЛ

ел

J

Сл)

Изобретение относитс к технике телевидени и может быть использовано дл предварительной обработки видеосигнала изображени перед регистрацией его на носителе записи, например фотографическом.

Цель изобретени - повышение информативности изображени путем введени дополнительной шкалы квантовани .

На фиг.1 приведена структурна электрическа схема устройства дл формирова- ни видеосигнала изображени ; на фиг.2 - структурна электрическа схема формировател сигнала записи кода.

Устройство дл формировани видеосигнала избражений содержит вход 1 виде- осигнала, селектор 2 строчных импульсов, блок КЗ компараторов, входы 4 сигналов опорных уровней, первый переключатель 5, вход 6 сигнала посто нного напр жени , выход 7 видеосигнала, формирователь 8 им- пульсов записи, выходной коммутатор 9, блок 10 задержки, селектор 11 импульсов, вход 12 сигнала запуска, первый 13 и второй 14 счетчики, формирователь 15 сигнала записи кода, регистр 16, селектор 17 первого импульса и второй переключатель 18.

Формирователь 15 сигнала записи (фиг.2) содержит информационный вход 19 и выход 20, сумматор 21 по модулю 2, элемент ИЛИ 22, элемент И 23, первый 24 и второй 25 триггеры, первый 26, второй 27, третий 28 и четвертый 29 управл ющие входы , формирователь 30 импульсов и элемент 31 пам ти.

Устройство работает следующим обра- зом.

Видеосигнал с входа 1 поступает на блок 3 компараторов и селектор 2 строчных импульсов, который выдает короткий импульс после окончани строчного синхрони- зирующего сигнала на блок 10 задержки. Последний вырабатывает на своих раздельных выходах сигнал разрешени формировани сигнала кода шкалы квантовани в интервале времени передачи телеметриче- ской информации и инвертированный сигнал в остальное врем дл регистрации информационной части строки, Блок 3 содержит набор параллельно работающих компараторов , опорные уровни срабатывани которых соответствуют шкале квантовани видеосигнала. Опорные уровни отдельных компараторов подаютс от входов 4 через первый переключатель 5, что создает возможность установить необходимую в кон к- ретном случае шкалу квантовани . Выходные параллельные импульсные последовательности блока 3 поступают на формирователь 8 импульсов записи, который преобразует входные импульсы последовательности в

одну суммарную. Выходные импульсы формировател 8 поступают на первый информационный вход выходного коммутатора 9, с выхода которого при наличии соответствующего разрешающего потенциала с выхода блока 10 задержки выдаютс на выход 7 устройства.

Выходные импульсы с выхода селектора 2 строчных импульсов также поступают на селектор 11 импульсов, который при наличии разрешающего сигнала по входу 12 выдает их на свой выход. Селектор 17 первого импульса выдел ет первый входной импульс , с помощью которого производитс прием кода в регистр 16, т.е. в регистр записываетс код, соответствующий набранной переключателем 18 шкалы квантовани входного видеосигнала. Выходные импульсы первого счетчика 13, коэффициент пересчета которого задает количество строк видеосигнала дл регистрации одного разр да кода шкалы квантовани , поступают на вход регистра 16. Формирователь 15 по состо нию выходного разр да регистра 16 вырабатывает сигнал записи кода, который через второй информационный вход выходного коммутатора 9 при наличии соответствующего разрешающего потенциала с выхода блока 10 задержки Б начале строки выдаетс на выход 7 устройства. Аналогично устройство работает и далее до срабатывани второго счетчика 14, коэффициент пересчета которого соответствует числу разр дов кода шкалы квантовани видеосигнала. Выходной импульс второго счетчика 14 поступает на второй вход селектора 11 импульсов, который при этом прекращает выдачу входных импульсов, чем оканчиваетс формирование сигнала шкалы квантовани .

Формирователь сигнала записи кода (фиг.2) работает при этом следующим образом . Строчные импульсы с выхода селектора 11 импульсов поступают на второй управл ющий вход 27, первый из которых опрокидывает триггеры 24 и 25. Поэтому триггер 25 открывает элемент И 23 на врем формировани сигнала шкалы квантовани . Сигнал кода шкалы квантовани по информационному входу 19 поступает на первый вход сумматора 21 по модулю 2, на второй вход которого подаетс сигнал с выхода триггера 24. Последний после по влени на четвертом управл ющем входе 29 импульса с выхода первого счетчика 13 и запомненного элементом 31 в течение одной строки измен ет свое состо ние, чем помощью сумматора 21 по модулю 2 создаютс разделительные линии между соседними разр дами кода. На третий управл ющий вход 28 поступает импульс с длительностью, соответствующей

интервалу времени формировани сигнала шкалы квантовани . Формирователь 30 в местах изменени входного сигнала формирует импульсы, поступающие на второй вход элемента И 22, чем создаетс на выходе 20 сиг- нал оконтуривани шкалы квантовани на носителе записи изображени . Триггер 25 измен ет свое состо ние по сигналу, поступающему на первый управл ющий вход 26.

Код вторым переключателем задаетс подключением к соответствующим входам регистра 16 входа 6 сигнала посто нного напр жени .

Claims

Формула изобретени 1. Устройство дл формировани виде- осигнала изображени , содержащее селектор первого импульса, последовательно соединенные блок компараторов, формирователь импульсов записи и выходной коммутатор , два входа управлени которого соединены с соответствующими выходами блока задержки, вход которого соединен с выходом селектора строчных импульсов, вход которого соединен с входом блока компараторов и вл етс входом видеосигнала, отличающеес тем, что, с целью повышени информативности изображени путем введени дополнительной шкалы квантовани , введены два кинематически св занных переключател , исход щие кон- такты первого переключател подключены к соответствующим входам сигналов опорных уровней блока компараторов, первые вход щие контакты первого и второго переключателей вл ютс входами сигналов опорных уровней, а вторые вход щие контакты первого и второго переключателей объединены и вл ютс входом сигнала посто нного напр жени , введены регистр, входы которого соединены с соответствующими исход - щими контактами второго переключател , формирователь сигнала записи кода, селектор импульсов, первый и второй счетчики.

при этом селектор импульсов, первый и второй счетчики включены последовательно между выходом селектора строчных импульсов и первым управл ющим входом формировател сигнала записи кода, второй третий w четвертый управл ющие входы которого соединены соответственно с выходом селектора импульсов, первым выходом блока задержки и выходом первого счетчика, селектор первого импульса включен между выходом селектора импульсов и первым управл ющим входом регистра, второй управл ющий вход которого соединен с выходом первого счетчика , а выход регистра подключен к информационному входу формировател сигнала записи кода, выход которого псдключен к второму входу выходного коммутатора, выход второго счетчика подключен к второму входу селектора импульсов, третий вход которого вл етс входом сигнала запуска.
2. Устройство поп.1,отличающее- с тем, что формирователь сигнала записи кода содержит последовательно соединенные входной сумматор по модулю два, элемент ИЛИ и элемент И, первый и второй триггеры, выходы которых подключены к вторым входам соответственно, сумматора по модулю два и элемента И, причем первый управл ющий вход формировател сигнала записи кода вл етс первым входом второго триггера, второй управл ющий вход - к первым входам первого триггера, соединенным также с вторым входом второго триггера , третий управл ющий вход - входом формировател импульсов, а четвертый управл ющий вход - входом элемента задержки , выход которого подключен к второму входу первого триггера, выход формирова - тел импульсов подключен к второму входу элемента ИЛИ, а информационным входом и выходом формировател сигнала записи кода вл ютс соответственно вход сумматора по модулю два и выход элемента И.

19

0-Я

29 i & 27

16

Фиг. 2