SU1444937A1 - Делитель частоты следовани импульсов с регулируемой длительностью импульсов - Google Patents
Делитель частоты следовани импульсов с регулируемой длительностью импульсов Download PDFInfo
- Publication number
- SU1444937A1 SU1444937A1 SU874275341A SU4275341A SU1444937A1 SU 1444937 A1 SU1444937 A1 SU 1444937A1 SU 874275341 A SU874275341 A SU 874275341A SU 4275341 A SU4275341 A SU 4275341A SU 1444937 A1 SU1444937 A1 SU 1444937A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- bus
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение может быть использовано в устройствах автоматики, вычислительной техники. Повьлпение быстродействи достигаетс за счет уменьшени времени задержки сигнала в цепи управлени выходным триггером 7. Устройство содержит счетчики 1 и 2 импульсов, элемент ИСКЛЮЧАЩЕЕ ИЛИ 5, элемент ИЛИ-НЕ.9 и элемент ИЛИ 10, входную пшну 6, кодовые шины 3 и 4. На информационные входы счетчика 2 по шине 4 поступает код, равный Кд/2 + М/2 - М, что вл етс необходимым условием получени на выходе устройства симметричного сигнала (Кд - коэффициент делени устройства; М - значение младшего разр да кода на шине 3). 3 ил.
Description
СО
фцг.1
11
Изобретение откоситс к импульс- .ной технике и может быть использовано в устройствах автоматики, вычисли тельной техники дл нолучени серий тактовых импульсов.
Цель изобретени - повьппение быстродействи за счет уменьшени времени задержки сигнала в цепи управлени выходным триггером.
На фиг. приведена электрическа функдио-нальна схема делител частоты следовани импульсов с регулируемой длительностью импульсов; на фиг. 2,3 - диаграммы работы делител частоты.
Устройство содержит первый и второй (вычитающие) счетчики I и 2 импульсов , информационные входы которых соединены соответственно с первой и второй кодовыми шинами 3 и 4, младший разр д первой из которых соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ШШ 5, второй вход которого соединен с входной шиной 6 и со счет ными входами первого и второго счетчиков 1 и 2 импульсов, выход - с С-входом JK-триггера 7, выход которого соединен с выходной шиной 8, вход сброса - с входом предварительной
установки первого и второго счетчико
1 и 2 импульсов и с выходом заема первого счетчика 1 импульсов, К-вход с шиной логического нул , J-вход - с выходом элемента ИЛИ-НЕ 9, первый вход которого соединен с выходом пер вого разр да второго счетчика 2 импульсов , выходы разр дов с второго п N-й которого соединены с входами соответственно с первого по (N - 1)-й элемента ИЛИ 10, выход которого соединен с вторым входом элемента ИЛИ- НЕ 9.
Делитель частоты следовани импульсов с регулируемой длительностью импульсов работает следующим образом
На шину 6 поступают входные импульсы , длительность которых равна половине периода их следовани . В исходном состо нии в счетчик 1 записываетс число, равное коэффициенту делени Кд. Импульсом заема 1 JK- триггер 7 сбрасываетс в ноль. Таким образом, к моменту прихода первого (вычитающего) импульса в счетчике
установлено число Кд, а на его выходе55 к моменту прихода первого импульса
в счетчике 1 установлено число 5 (поразр дно соответственно фиг. 26, в,г), в счетчике 2 установлено чисзаема устанавливаетс 1. На первый вход элемента 5 поступает значение младшего разр да с шины 3, при этом
0
5
5
0
фаза импульсов на выходе элемента 5 при четных коэффициентах делени совпадает с фазой входных импульсов на шине 6, а при нечетных коэффициентах делени фаза импульсов на выходе элемента 5 отличаетс на 180° от фазы импульсов на шине 6. На информационные входы счетчика 2 по шине 4 поступает код, равный Р (Кд + М)/2 - М, что вл етс необходимым условием получени на выходе устройства симметричного сигнала, где Кд - коэффициент деле ни делител ; М - значение младшего разр да (О или ))кода на шине 3. После прихода первого импульса в счетчике ) остаетс число Кд- 1, а в счетчике 2 остаетс число
К4+ М .,
9- И - I, после прихода второго
входного импульса.в счетчике I
етс число К,
соответственно
- 3., а в счетчике
оста9 „
М - 2 и т.д.
5
0
0
5
5
0
до моментЕ} когда все разр ды, счетчика 2 будут находитьс в нулевом состо нии. После этого на выходе элемента 9, т.е. на J-входе JK-тригге- ра 7} по в.л етс уровень 1, который записываетс на выход В JK-триггера 7 импульсом, поступающим на его Свход, причем запись осуш;ествл етс фронтом при смене 1 на О на выходе элемента 5. Уровень 1 на выходе JK-триггера 7 удерживаетс до прихода следующего импульса в счетчик 1, после которого на выходах всех разр дов счетчика 1 и на его выходе заема образуетс уровень О. Импульс с выхода заема счетчика поступает на -вход предварительной установки числа, имеющегос на шине 3, а также сбрасьгоает в ноль JK-триг- гер 7, после чего цикл делени повтор етс .
Например, при получении коэффициента делени 5 на шину 6 поступают входные импульсы (фиг. 2а), длительность которых равна половине периода их следовани . В исходном состо нии импульсом заема (фиг. 2д) в счетчик 1 записьшаетс число 5, а в счетчик 2 записываетс число Р (Кд + М)/27-М 2, JK-триггер 7 сбрасываетс в ноль. Таким образом.
14 нулело 2, JK-триггер 7 находитс п вом состо нии, а на выходе эаема устанавливаетс 1, На первый вход элемента 5 поступает значение младшего разр да с шины 3, в данном случае , при этом фаза импульсов на выхо , де элемента 5 противоположна фазе импульсов на его втором входе. На шину 4 поступает код, равный Р (Кд + М),, что необходимо дл получени на выходе устройства симметричного сигнала (Кд 5 М 1), После прихода первого входного импульса в счетчике 1 остаетс число 4, а в счетчике 2 - число 1, после прихода второго входного импульса - в счетчике остаетс число 3, а в счетчике 2 - остаетс О, после чего на выходе элемента 9 формируетс уровень 1, Поэтому в момент прихода третьего входного импульса (после прохождени через элемент 5 положительный фронт третьего импульса становитс отрицательным) на С-вход JK-триггера 7 в него записываетс 1. Уровень 1 на выходе JK-триггера 7 удерживаетс - до прихода п того входного импульса в счетчик 1, поскольку на J- и К-входах JK-триггера 7 имеютс О, и он сохран ет предыдущее состо ние, в данном случае единичное. После прихода п того входного импульса на выходе всех разр дов счетчика 1 имеютс О, одновременно формируетс импульс заема счетчика (фиг. 2д), который, поступа на вход предварительной установки, осуг1ествл ет запись числа 5 в счетчик 1, запись числа 2 в счетчик 2 и сброс в ноль JK-триггера 7 (фиг. 2е), после чего цикл делени повтор етс .
При делении на четный коэффициент делени , например 6, на первьш вход элемента 5 поступает уровень О и фаза сигнала на его выходе совпада - ет с фазой сигнала на его втором входе. В исходном состо нии в счетчик 1 записываетс число 6 (поразр дно фиг. 3 б,в,г), на выходе заема счетчика 1 - уровень логической 1 (фиг. Зд), в счетчик 2 записываетс число Р (Кд + М). . После поступлени первого входного импульса в счетчике 1 остаетс число -5 а в счетчике 2 остаетс число 2, после прихода второго входного импульса в счетчике 1 остаетс число 4, а в
444937 -
10
15
20
счетчике 2 - ь;исло , тосле прихода третьего входного тгмпульса Б счетчике 2 на выходе все:;, разр дом формируютс О, на выходе элемента 9 фор- мируетс 1 (фиг. Зд). Отрицательным перепадом третьего входного импульса в JK-триггер 7 записываетс l (фиг. Зе), котора удерживаетс на выходе JK-трнггера 7 до прихода шестого импульса в счетчик 1, после чего в счетчике 1 устанавливаютс О во всех разр дах и в момент отрицательного перепада (с 1 на О) шестого входного импульса на выходе заема счетчика 1 образуетс уровепь О (фиг. Зд), который поступа на вход предварительной установки, осуществл ет запись числа 6, установленного на шине 3, в счетчик 1, запись числа 3, установленного на тине 4, в счетчик 5, а также сброс JK-триггера 7 в нулевое состо ние (фиг. Зе), после чего цикл делени 25 повтор етс .
Claims (1)
- Формула изобретени05005Делитель частоты следовани импульсов с регулируемой длительностью импульсов, содержащий первичный счетчик импульсов, информационные входы которого соединены с первой кодовой шиной, младш1ш разр д которой соединен с первым входом элемента ИСКЛЮЧАЮВдаЕ ИЛИ, второй вход которого соединен с входной шиной и со : счетным входом первого счетчика импульсов , выход заема и вход предварительной установки которого соединены с входом сброса JK-триггера, выход которого соединен с выходной шиной, ; К-вход - с шиной логического нул ,С-вход - с выходом элемента ИСКЛГОЧА- Ю1ЦЕЕ РШИ, и вторую кодовую пшну, отличающийс тем, что, с целью повьшзени быстродействи , в него введен второй счетчик импульсов, элемент ИЛИ и элемент ИЛИ-НЕ, выход которого соединен с J-входом JK- тригге ра, первый вход - с выходом первого разр да второго счетчика IIM- пульсов, счетный вход.которого соединен с входной шиной, информационные входы - с второй кодовой шиной, вход предварительной установки - с .- входом предварительной установки первого счетчика импульсов, выходы разр дов с второго по N-й - с вхо514449376дами соответственно с первого по го соединен с вторым входом элемента (iJ ;- 1)-й элемента ИЛИ, выход которо- ИЛИ-НЕ,а 6гдГП П ГП ГПП.(.2ве деФиз.д.iiLь-.1 -а11-э
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874275341A SU1444937A1 (ru) | 1987-04-20 | 1987-04-20 | Делитель частоты следовани импульсов с регулируемой длительностью импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874275341A SU1444937A1 (ru) | 1987-04-20 | 1987-04-20 | Делитель частоты следовани импульсов с регулируемой длительностью импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1444937A1 true SU1444937A1 (ru) | 1988-12-15 |
Family
ID=21315993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874275341A SU1444937A1 (ru) | 1987-04-20 | 1987-04-20 | Делитель частоты следовани импульсов с регулируемой длительностью импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1444937A1 (ru) |
-
1987
- 1987-04-20 SU SU874275341A patent/SU1444937A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1241468, кл, Н 03 К 23/66, 1984. Авторское свидетельство СССР № 1262724, кл. Н 03 К 23/00, 1985. .(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМ- ПУЛЬСОВ С РЕГУЛИРУЕМОЙ ДЛИТЕЛЬНОСТЬЮ ИМПУЛЬСОВ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4160154A (en) | High speed multiple event timer | |
JPS6037961U (ja) | デイジタル2値グル−プ呼出回路装置 | |
SU1444937A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
RU1798901C (ru) | Однотактный умножитель частоты | |
SU1262724A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1202045A1 (ru) | Устройство задержки | |
SU1274126A1 (ru) | Управл емый генератор импульсных последовательностей | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
RU2108659C1 (ru) | Цифровая регулируемая линия задержки | |
SU1587504A1 (ru) | Устройство программного управлени | |
RU2023294C1 (ru) | Устройство для подключения абонентов к общей магистрали | |
SU1606972A1 (ru) | Устройство дл сортировки информации | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1325462A1 (ru) | Устройство дл сортировки двоичных чисел | |
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU875608A1 (ru) | Устройство программируемой задержки импульсов | |
RU1775854C (ru) | Управл емый делитель частоты следовани импульсов | |
SU949823A1 (ru) | Счетчик | |
SU1425825A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU799120A1 (ru) | Устройство задержки и формировани иМпульСОВ | |
RU1803909C (ru) | Устройство дл упор дочени массива чисел | |
SU1591192A1 (ru) | УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η | |
SU1298768A1 (ru) | Устройство дл формировани гистограммы | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU485564A1 (ru) | Вычитающий двоичный счетчик |