SU1417193A1 - Устройство дл преобразовани последовательного кода в параллельный - Google Patents
Устройство дл преобразовани последовательного кода в параллельный Download PDFInfo
- Publication number
- SU1417193A1 SU1417193A1 SU864035086A SU4035086A SU1417193A1 SU 1417193 A1 SU1417193 A1 SU 1417193A1 SU 864035086 A SU864035086 A SU 864035086A SU 4035086 A SU4035086 A SU 4035086A SU 1417193 A1 SU1417193 A1 SU 1417193A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- signal
- code
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Description
(21)4035086/24-24
(22)11.03.86
(46) 15.08.88. Бюл.№ 30 (72) Ю.Д.Кунев
(53)681.325(088.8)
(56)Авторское свидетельство СССР № 809160, кл. Н 03 М 9/00, 1979.
Авторское свидетельство СССР № 1343554, кл. Н 03 М 9/00, 04.10.85.
(54)УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ
(57)Изобретение относитс к автоматике и вычислительной технике и может найти применение в системах передачи данных по цифровым каналам дл преобразовани последовательного кода в параллельный. Цель изобретени повЫ Ч
шение помехоз стойчивости. Устройство содерА ит регистр I сдвига, генератор импульсов 3, формирователь 7 сигнала Конец кодовой комбинации элементы И 2,8.9 и элемент НЕ 10 с соответствующими св з ми. Помехоустойчивость устройства повьшаетс за счет того, что сигнал Конец преобразова ни , предназначенный дл организации считывани гпгформации, выдаетс только при правильном приеме инфор- мацин а сигна. з Брак выдаетс при ошибочном приеме ргнформации, т.е. выдаетс в любом , если комбинаци в ( n-i-l)-M и (п+2)--м разр дах per гистра сдвига отличаетс от 10 пос а ле приема на вход устройства и тактовых импульсовS ИЛо
- 0
6
Изобретение относитс к автоматике н вычислительной технике и может най ти применение в системах передачи данных по цифровым каналам дл преоб разовани последовательного кода в параллельный.
Цель изобретени повьшение помехоустойчивости .
На чертеже изображена функциональ- Q только при поступлении по входу i4 п
на схема предлагаемого устройства.
Устройство содержит регистр 1 сдвига , элемент И 2, генератор 3 тактовых импульсов, вход 4 кодовых импульсов, вход 5 Начало сообщений, выход 6 Брак, формирователь 7 сигнала Конец кодовой комбинации ,, элементы И 8 и И 9, элемент НЕ 10, D-триггер 11, выход 12 Конец преобразовани .
Устройство работает следующим образом .
На вход Начало сообщений поступает сигнал, который записьшает в первый разр д регистра 1 сдвига , в остальные разр ды О, а
кодовых импульсов, при этом на выход элемента И 8 имеетс О.
Если в процессе сдвига 1, предварительно записанной в первый раз-
15 регистра 1 сдвига, в последнем происходит сбой или регистр неисправен , то 1 в (п+1)-м и (п+2)-м разр дах не по вл етс , при поступлении по входу 4 п кодовых импульсов, при
20 этом на выходе элемента И 8 имеетс О.
По вление указанных комбинаций свидетельствует об окончании преобразовани последовательного кода в
25 параллельный с ошибкой. При этом в
формирователь 7 сигнала Конец кодо35
ройство дл организации считывани правильно прин той информации с п разр дов регистра 1 сдвига.
Claims (1)
- Формула изобретениD-триггер 11 записьшаетс 1 и на вой комбинации и D-триггер 11 уста-. выходе 6 по вл етс сигнал Брак, навливает в исходное состо ние. Уста- а на выходе 12 сигнал не по вл етс , новка (п+2)-го разр да регистра 1 сдвига Сигнал Конец преобразовани пред- в исходное состо ние открьюает э.лементЗО назначен дл выдачи на внешнее уст- И 2, По мере поступлени кодовых импульсов по входу 4 регистр 1 сдвига осуществл ет прием поступающей информации .В случае приема ожидаемых п-разр - дов последовательного кода без сбо в (п+1)-м и (п+2)-м разр дах регистра 1 сдвига оказываетс записанньм код 10, на выходе элемента И 8 устанавливаетс 1 и после этого на выходе дд формировател 7 по вл етс сигнал Конец кодовой комбинации. По вление указанной комбинации свидетельствует об окончании преобразовани последова тельного кода в параллельный и сопро- д, входом вождаетс вьщачей сигнала Конец, преобразовани по выходу 12, При этомв D-триггер 11 записьшаетс О и сигнал на выходе 6 не по вл етс .Если в процессе сдвига 1, предварительно записанной в первый разр д регистра 1 сдвига, в последнем происходит сбой, то комбинаци 10. в (п+1)-м и (п+2)-м разр дах регистра по вл етс преждевременно. При этом генератор 3 тактовых импульсов продолжает вырабатьгоать тактовые импульсы, которые осуи;ествл ют сдвиг информации в регистре 1 сдвига, и5055Устройство дл преобразовани последовательного кода в параллельный, содержащее регистр сдвига, генератор тактовых импульсов, первый элемент И, причем вход записи регистра сдвиг соединен с входом Начало сообщений устройства, а инверсный выход (п+2)- го разр да регистра сдвига - с первымпервого элемента И, отличающеес тем, что, с целью повьппени помехоустойчивости, в него введены формирователь сигнала Конец кодовой комбинации, второй и третий элементы И, элемент НЕ, D-триггер, причем информационный вход регистра сдвига соединен с входом кодовых импульсов устройства и входом генератора тактовых импульсов, выход которо го подключен к второму входу первого элемента Кик первому входу формировател сигнала Конец кодовой комбинации , второй вход которого и вход сброса триггера соединены с входом7193М I IIпо вл етс в (п+2)-м разр де регистра 1 сдвига. При этом закрьшает- с элемент И 2, запреща прием импульсов на тактовый вход регистра 1 сдви га, следовательно, запреща прием информации.На выходе формировател 7 сигнал Конец кодовой комбинации по вл етскодовых импульсов, при этом на выходе элемента И 8 имеетс О.Если в процессе сдвига 1, предварительно записанной в первый раз-регистра 1 сдвига, в последнем происходит сбой или регистр неисправен , то 1 в (п+1)-м и (п+2)-м разр дах не по вл етс , при поступлении по входу 4 п кодовых импульсов, приэтом на выходе элемента И 8 имеетс О.По вление указанных комбинаций свидетельствует об окончании преобразовани последовательного кода впараллельный с ошибкой. При этом вройство дл организации считывани правильно прин той информации с п разр дов регистра 1 сдвига.Формула изобретениD-триггер 11 записьшаетс 1 и на выходе 6 по вл етс сигнал Брак, а на выходе 12 сигнал не по вл етс , Сигнал Конец преобразовани пред- назначен дл выдачи на внешнее уст-входомд , входом05Устройство дл преобразовани последовательного кода в параллельный, содержащее регистр сдвига, генератор тактовых импульсов, первый элемент И, причем вход записи регистра сдвига соединен с входом Начало сообщений устройства, а инверсный выход (п+2)- го разр да регистра сдвига - с первымпервого элемента И, отличающеес тем, что, с целью повьппени помехоустойчивости, в него введены формирователь сигнала Конец кодовой комбинации, второй и третий элементы И, элемент НЕ, D-триггер, причем информационный вход регистра сдвига соединен с входом кодовых импульсов устройства и входом генератора тактовых импульсов, выход которого подключен к второму входу первого элемента Кик первому входу формировател сигнала Конец кодовой комбинации , второй вход которого и вход сброса триггера соединены с входом31417193Начало сообщений устройства, синх- етс выходом Брак устройства, нг.;ход ровход D-триггера соединен с выходом первого элемента, И соединен с такто- формировател сигнала Конец кодовой вым входом регистра сдвига, пр мой комбинации и первым входом второго .выход (п4-1)-го и инверсный выход элемента И, второй вход которого (п+2)-го разр дов которого подключены подключен непосредственна и через к первому и второму входам третьего элемент НЕ соответственно к выходу элемента И соответственно, выход третьего элемента И и информационному второго элемента И вл етс выходом входу D-триггера, выход которого вл г д Конец преобразовани .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864035086A SU1417193A1 (ru) | 1986-03-11 | 1986-03-11 | Устройство дл преобразовани последовательного кода в параллельный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864035086A SU1417193A1 (ru) | 1986-03-11 | 1986-03-11 | Устройство дл преобразовани последовательного кода в параллельный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1417193A1 true SU1417193A1 (ru) | 1988-08-15 |
Family
ID=21225670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864035086A SU1417193A1 (ru) | 1986-03-11 | 1986-03-11 | Устройство дл преобразовани последовательного кода в параллельный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1417193A1 (ru) |
-
1986
- 1986-03-11 SU SU864035086A patent/SU1417193A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1417193A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1520668A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1081639A2 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1513626A1 (ru) | Устройство для преобразования последовательного кода в параллельный 2 | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1619407A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1169173A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1355976A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1660175A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1302437A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU1156057A1 (ru) | Преобразователь @ -значного двоичного кода в @ -значный | |
SU907569A1 (ru) | Устройство дл приема последовательного кода | |
SU1515176A1 (ru) | Устройство дл контрол температуры | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1529230A1 (ru) | Устройство дл сбора информации от многоразр дных дискретных датчиков | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU798785A1 (ru) | Устройство дл вывода информации | |
SU1714811A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU1181155A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1298930A1 (ru) | Устройство дл контрол дискретного канала | |
SU1760631A1 (ru) | Кольцевой счетчик | |
SU1185633A1 (ru) | Устройство дл передачи-приема информации |