SU785993A1 - Декодирующее устройство - Google Patents

Декодирующее устройство Download PDF

Info

Publication number
SU785993A1
SU785993A1 SU782680898A SU2680898A SU785993A1 SU 785993 A1 SU785993 A1 SU 785993A1 SU 782680898 A SU782680898 A SU 782680898A SU 2680898 A SU2680898 A SU 2680898A SU 785993 A1 SU785993 A1 SU 785993A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
inputs
signal
output
outputs
Prior art date
Application number
SU782680898A
Other languages
English (en)
Inventor
Роберт Иванович Юргенсон
Алим Салимович Ибрагимов
Александр Васильевич Косолапов
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Имени В.И. Ульянова(Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Имени В.И. Ульянова(Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Имени В.И. Ульянова(Ленина)
Priority to SU782680898A priority Critical patent/SU785993A1/ru
Application granted granted Critical
Publication of SU785993A1 publication Critical patent/SU785993A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

(54) ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО
I
Изобретение относитс  к радиотехнике и может быть использовано в устройствах передачи и обработки информации.
Известно декодирующее устройство, содержащее блок фильтров, выходы которого подключены ко входам блока запрета и блока синхронизации, а также блок.элементов ИЛИ и последовательно соединенные блок пам ти и декодер l .
Однако известное устройство имеет низкую помехоустойчивость и небольшую скорость передачи информации.
11ель изобретени  - повышение помехоустойчивости и скорости передачи информации .
Дл  этого в декодирующее устройство, содержащее блок фильтров, выходы которого подключень ко входам блока запрета и блока синхронизации, а также блок элементов ЛИ и последовательно соединенные блок пам ти и декодер, введены счегчик контрол  ошибок, первый преобразователь , послеаов те.тъно соединенные второй преобра., блок группировани  сигналов, анализатор и кодер, а также два элемента И и последовательно соединенные генератор сигнала опроса и элемент ИЛИ, выход которого подключен к тактовому входу блока пам ти, при этом выходы блока запрета подключены ко входам счетчика контрол  ошибок, первого ij второго преобразователей, причем выходы первого преобразова гел  подключены к первым входак) блока элементов ИЛИ,
10 а выходы кодера через итопые входы блока элементов ИЛИ подключены ко входам блока пам ти, соответствующие выходы которого подключены к третьим входам блока элементов ИЛИ и входам первого
15 элемента И, выход которого Г100ключен к управл ющему входу кодера, в,ход счетчика контрол  ошибок подключен к первому входу второго элемент И, выход которого подключен к разре1и4кгиему входу
20 декодера, а первый, пто|.Г)й и третий выходы блока синхронизпции подключены соответственно к вторым входам второго элемента И и элемента ИЛИ и к объедиценным входам первого элемента И и генератора с гнала опроса.
На чертеже изображена структурна  электрическа  схема предложенного устройстве .
Предложенное устройство содержит бло 1 фильтров, блок 2 запрета, блок 3 синхронизации , блок 4 пам ти, декодер 5, преобразователи 6 и 7, блок 8 группировани  сигналов, анализатор 9, кодер 1О, счетчик 11 контрол  ошибок, первый элемент И 12, генератор 13 сигнала опроса, элемент ИЛИ 14, второй элемент И 15, блок 16 элементов ИЛИ.
Предложенное, устройство работает еледугошим образом.
На вход 1 поступает кодова  комбинаци , подлежаща  декодированию. Элементы кодовой комбинации выдел ютс  блоком 1 и поступают на вход блоков 2 и 3. С (К-1) выходов блока 2 импульсы преобразователем 7 преобразуютс  в двоичный код с номером прин того сигнального признака и через блок 16 записываютс  в блок 4. В преобразователе 6 каждый импульс сигнального признака, за исключением К-го, преобразуетс  в числоимпульсный код с номером сигнального признака. Импульс К-го сигнального признака по До полнительным () выходам преобразовател  6 преобразуетс  одновременно в числоимпульсный код с числом импульсов, пропорциональным номеру выхода. Импульсы на 2 (К-1) выходах преобразовател  6 с помощью блока 8 объедин ютс  и поступают на (К-1) входы анализатора 9, который осуществл ет проверку по модулю (K-l) на всех (K-l) входах. Результат проверок кодируетс  кодером 10 в двоичный код обнаруженного искаженного одиночного сигнального признака. В зависимости от кода по сигналу с первого элемента И 12 осуществл етс  восстановление искаженного элемента в блоке 4. В случае уничтожени  двух или более сигнальных признаков кода срабатывает счетчик 11 и не разрешает прохождение импульса с блока 3 на разрешающий вход декодера 5. После окончани  приема кода блок; 3 запускает генератор,13, который через элемент ИЛИ 14 осуществл ет тактирование блока 4. В случае одиночной ошибки в коде в блоке 4 находитс  значение О сигнального признака, которое будет обнаружено первым элементов И 12 на очередном тактовом импульсе генератора 13. В этом случае импульс с выхода первого элемента И 12 поступает на управл ющий вход кодера 10, который Производит коррекцию искаженного сигнального признака. После и тактов генератора 13 в блоке 4 происходит восстановление информации, после чего блок 3 формирует на первом выходе импульс, который через второй элемент И 15 поступает на разрешающий вход декодера 5. По этому сигналу осуществл етс  декодирование при н той комбинации.
Более подробно работу предложенного устройства можно по снить на примере трехэлементного кода (v 3) с числом сигнальных признаков (основанием кода) К 4. Число кодовых комбинаций определ етс  по формуле
ГЛ(К-1)(4--1) 9.
Метод построени  кода заключаетс  в том что строитс  избыточный (К-1) 3 основной код на (Г1 - 1) га 2 позици х. Кодовое рассто ние равно d ; 1. Затем на дополнительной (третьей) контрольной позиции устанавливаютс  симвопы с помощью проверки:
/где Х ,Л, , Xj-,значение сигнального признака на VI позици х,® - сумма по модулю (К-1).
. Использование дополнительной позиции увеличивает кодовое рассто ние до d 2.
Нулевой сигнальный признак замен етс  на . К-й сигнальный признак, что повышает кодовое рассто ние до Qi- 4. При этом код позвол ет обнаружить две ошибки и одр1у из них исправить. Таким образом , при К 4, и 3, М (К-1) З - 9 имеем:

Claims (1)

  1. Принимаемый код разбиваетс  на (К-1 )3 группы кодов. В первую группу вход т сигнальные признаки (1, 2), при этом признак (.3) замен етс  нулем. Во нторук груипу вход т признаки (3,2), а признак (1) отмен етс  нулем. В третью группу рхол т признаки (3,1), а признак (2) зэменпетс  нупем. Тогда имеем: 333 0.1,2 000 012 021 Результат проверок кодовых групп по модулю (К-1) следующий О О 1 Х©Х®Х.О - CL i На основании результата проверок может быть сделан однозначный вывод об ис каженном одиночном сигнальном признаке, что и положено в основу принципа коррекции одиночной ошибки. При одновременном приходе двух сигнальных признаков на одной позиции кода, одним из которых  вл етс  помеха, а дру гим - рабочий сигнал, на выходе блока 2 будет сформирован нулевой сигнальный признак, что соответствует одиночной оши ке подавлени . Использование К-ичных корректирующих кодов позвол ет использовать линии и кан лы, где число сигнальных признаков больше двух. В свою очередь, К-ичные коды позвол ют существенно расширить множест во передаваемых кодовых комбаниций или при том же множестве комбинаций обеспечить увегшчрние скорсхтщ пер .Дачи информации . Формула изобретени  Декодирующее устройство, содержащее блок фильтров, выходы которого подключены ко входам блока запрета и блока синхронизации , а также блок элементов ИЛИ и последовательно соединенш-ге блок пам ти и декодер, отличающеес  тем, что, с целью повышени  помехоустойчивости и скорости передачи информации, введены счетчик контрол  ошибок, первый преобразователь, последовательно соединенные второй преобразователь, блок группировани  сигналов, анализатор и кодер, а также два элемента И и последовательно соединенные генератор сигнала опроса и элемента И/5И, выход которого подключен к тактовому входу блока пам ти, при этом выходы блока запрета подключены ко вхо- цам счетчика контрол  ошибок, первого ч второго преобразователей, причем выхоаы первого- преобразоватеи  подкпючены к первым входам блока элементов ИЛИ, а выходы кодера через вторые входы блока элементов ИЛИ подключены ко входам блока пам ти, соответствук цие выходы которого подключены к третьим входам блока элементов И/Ш и входам первого элемента И, выход которого подключен к управл ющему входу кодера, лыход счетчика контрол  О1иибок подключен к первому входу второго элемента И, выход которого подключен к разрешающему входу декодера, а первый, BTopofi и третий выходы блока синхрО Шзации подключены соответственно к вторым входам второго элемента И и элемента ИЛИ и к объединенным входам первого элемента И и генератора сигнала опроса. Источники информации, прин тые во внимание при экспертизе 1. Юргенсон Р. И. ГТомехоустойчивбсть цифровых систем передачи телемеханической информации. Л., Энерги , 1974, с. 188 (прототип).
SU782680898A 1978-11-01 1978-11-01 Декодирующее устройство SU785993A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782680898A SU785993A1 (ru) 1978-11-01 1978-11-01 Декодирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782680898A SU785993A1 (ru) 1978-11-01 1978-11-01 Декодирующее устройство

Publications (1)

Publication Number Publication Date
SU785993A1 true SU785993A1 (ru) 1980-12-07

Family

ID=20792098

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782680898A SU785993A1 (ru) 1978-11-01 1978-11-01 Декодирующее устройство

Country Status (1)

Country Link
SU (1) SU785993A1 (ru)

Similar Documents

Publication Publication Date Title
US3369229A (en) Multilevel pulse transmission system
ATE93340T1 (de) Digitale signalfehlerkorrektur.
SU785993A1 (ru) Декодирующее устройство
US3234364A (en) Generator of parity check bits
SU1444752A1 (ru) Суммирующее устройство
SU648982A1 (ru) Устройство дл исправлени одиночных ошибок
SU465748A1 (ru) Способ фазировани при передаче информации циклическим кодом
SU1238078A1 (ru) Устройство дл обнаружени и исправлени ошибок в кодовой последовательности
SU1585798A1 (ru) Устройство дл обнаружени и исправлени ошибок
SU1417193A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1547079A1 (ru) Устройство дл амплитудной коррекции кодов
SU1317661A1 (ru) Устройство дл приема и преобразовани двоичного равновесного кода
SU1216830A1 (ru) Устройство преобразовани кодов
SU1474855A1 (ru) Кодер
SU1596475A1 (ru) Устройство цикловой синхронизации
SU656230A1 (ru) Устройство дл приема самосинхронизирующихс импульсных последовательностей
SU1510096A1 (ru) Кодирующее устройство системы передачи цифровой информации
SU1287296A1 (ru) Устройство дл исправлени ошибок
SU467353A1 (ru) Декодирующее устройство
SU467486A1 (ru) Система передачи данных с решающей св зью
SU1298802A2 (ru) Шифратор
SU458852A1 (ru) Устройство дл приема команд
SU1176454A1 (ru) Кодирующее устройство
SU1298930A1 (ru) Устройство дл контрол дискретного канала
SU1674392A1 (ru) Приемопередатчик дескретной информации