SU458852A1 - Устройство дл приема команд - Google Patents

Description

1

Изобретение относитс  к области телеуправлени , в частности к технике телеуправлени  рассредоточенными объектами.

Известны устройства дл  приема команд управлени  при многоступенчатой передаче командных признаков, основанные на обработке последних по методу логической конъюнкции либо суммированием их по модулю 2.

Однако в известных устройствах при возникновении любой одиночной ошибки имеет место защитный отказ (неисполнение команды ).

Цель изобретени  - повышение досто1верности приема команд в асимметричных каналах св зи с ложными по влени ми импульсов за счет исправлени  одиночных ошибок при приеме команд с обработкой командных признаков суммированием их по модулю 2.

Цель достигаетс  тем, что в предлагаемое устройство введены дополнительные группы схем «И, группы схем «ИЛИ, дополнительный регистр, распределитель импульсов, выполненный в виде пересчетной схемы, вход которой через схему «И подключен к выходам генератора и триггера, а выходы - к соответствующим входам матричной схемы , ждущие одновибраторы, дифференцирующие цепи, триггеры и схемы «И, причем первые входы перовой группы схем «И подключены к соответствующим входны.м шинам приема командных признаков, первые входы второй группы схем «И соединены с соответствующими входными щипами приема контрольного признака, выход схемы «И дешифратора адреса .подключен к первому входу триггера дешифратора адреса и через вторую дифференцирующую цепь к соответствующему входу первого регистра, второй вход триггера дешифратора адреса соединен с выходом первой дифференцирующей цепи, выход триггера дешифратора адреса подключен к вторым входам первой группы схем «И и через последовательно соединенные первые

g ждущий одновибратор и дифференцирующую цепь к первому .входу триггера распределител  импульсов, последний выход которого подключен к сбросовому входу своего триггера, к сбросовому входу первого триггера и через последовательно соединенные второй ждущий

0 одновибратор и третью дифференцирующую цепь - к соответствующим входам первого триггера, третьего ждущего одновибратора, к первому входу второго триггера и к соответствующихМ входам третьей группы схем «И.

Выход третьего ждущего одновибратора

через четвертую дифференцирующую цепь

подключен к второму входу второго триггера

и к соответствующим входам первого и до0 полнительного регистров, выход первого

триггера подключен к вторым входам второй группы схем «И, выходы первой группы схем «И через первые входы пер1вой группы схем «ИЛИ подключены .к первому регистру , вторые входы первой группы схем «ИЛИ подключены к соответствующим выходам третьей группы схем «И, выходы второй группы схем «И.

Через вторую группу схем «ИЛИ подключены к соответствующим 1входам дополнительного регистра, выходы которого подключены к соответствующим входам третьей группы схем «И, выходы матричной схемы распределител  импульсов через четвертую группу схем «И подключены к соотгветствующим входам второй группы схем «ИЛИ.

Работает предлагаемое устройство в общем случае следующим образом.

Принимаемым на первой ступени избираии  в виде двоичного параллельного (п-г) разр дного слова веса W адресным признаком открывают п-г схем «И первой группы , в результате чего осуществл етс  запись в первый регистр адресного признака (поскольку длительность сигналов значительно превышает врем  срабатывани  дешифратора адреса) и разрешаетс  прием командных признаков второй и третьей ступеней избирани  в виде слов двоичного параллельного (п-г)-разр дного кода веса W, которые также записывают в параллельный регистр.

Принимаемые избирающие признаки (В первом регистре последовательно суммируютс  по модулю 2, образу  в итоге командное слово того же веса W. По окончании действи  на входных шинах сигналов командного признака третьей ступени избирани  разрешают прием на четвертой ступени контрольного слова в виде комбинации параллельного г-разр дного слова веса W, соответствующего переданной команде, которое записывают в триггеры дополнительного регистра .

Одновременно дл  записанного в первом регистре командного слова суммированием по модулю 2 определенных разр дов этого слова вычисл ют соответствующее ему контрольное слово, которое с целью вы влени  комбинации ошибки сммируют по модулю 2 с контрольным словом, прин тым на четвертой ступени.

Если в результате суммировани  образуетс  нулевое слово, то это означает отсутствие ошибки. Если же в итоге суммировани  образуетс  ненулевое слово, то с помощью его единичных разр дов определ ют номер разр да командного слова, который должен быть исправлен, и подают сигнал коррекции на вход соответствующего триггера первого регистра.

По окончании операции обнаружени  и исправлени  ошибки открывают входы схем «И дешифратора команд, разреша  декодироваеие прин той команды.

Блок-схема устройства применительно к

приему команд в виде сигналов - слов дес тиразр дного параллельного кода, в котором 6 разр дов (п-г) используютс  дл  кодировани  в весе командных признаков , а 4 разр да (г) используютс  дл  кодировани  в весе W-2 проверочного слова, приведена на чертеже.

Устройство содержит входные шины Ь--lio, первую группу схем «И , вторую группу схем «И , схемы «И 2и-2i2, четвертую группу схем «И 2i3-2i8, третью группу схем «И 2 9-224, первую группу схем «ИЛИ , вторую группу схем «ИЛИ , триггеры со

счетным входом, триггеры с раздельными входами, ждущие одновибраторы 6i-63, дифференцирующие цепи 7i-7, генератор импульсов 8, пересчетную схему 9, матричную схему 10, дешифратор адреса 11, регистры 12 и 12 соответственно на триггерах 4i-4б и , распределитель импульсов 13, дещифратор команд 14.

Выход дещифратора адреса 11, состо щего из схемы «И 2ii и триггера 5i, непосредственно соединен с одними входами первой группы схем «И 2i-2б, а через первые ждущий одновибратор 6i и дифференцирующую цепь соединен со сбросовым входом триггера 5 и с входом распределител  импульсов 13. Другие входы первой группысхем «И св заны с входными шинами, а выходы через первую группу схем «ИЛИ соединены с входами счетных триггеров регистра 12, выходы которых соединены с дешифратором команд и с одним из входов четвертой группы схем «И 2i3-2i8. Другие входы четвертой группы схем «И 2i3-2i8 соединены с соответствующими выходами распределител  импульсов 13, а выходы через вторую группу схем «ИЛИ 3т-Зю соединены со счетными входами триггеров дополнительного регистра 12, выходы которых, в свою очередь, через третью группу схем «И 2i9-224 и первую группу схем

«ИЛИ 3i-Зб соединены со счетными входами триггеров 4)-4б регистра 12.

Выход распределител  импульсов 13 соединен со входом триггера 62, выход которого соединен с одними входами второй группы

схем «И , другие входы которых соединены с входными шинами, а выходы через вторую группу схем «ИЛИ соединены с входами триггеров .

Выходраспределител  импульсов 13 соединен также с ждущим одновибратором ба, выход которого через дифференцирующую цепь 72 соединен с общими входами третьей группы схем «И 2i9-224, с входом ждущего одновибратора 6з, со сбросовым входом триггера 52 и входом триггера 64, выход которого соединен с входом дешифратора команд 14.

Выход ждущего одновИбратора 6з через дифференцирующую цепь 7з соединен со сбросовыми входами счетных триггерО в регистра 12. Схема работает следующим образом.

Поступление в момент времени ti на входные шины li, la адреса в виде сигна.та первой ступени избирани  110000 возбуждает выход схемы «И 2п дешифратора адреса И и перебрасывает триггер 5i в единичное состо ние , а триггеры 64, 4i-4io через дифференцирующую цепь 7з устанавливает в нулевое состо ние. Сигнал с единичного выхода триггера 5i запускает ждущий одновибратор 6i и одновременно открывает входы схем «И 2i-2б. Сигнал адреса через схемы «И 2ь 22 и схемы «Р1ЛИ Зь 82 перебрасывает в единичное состо ние триггеры 4i, 42 регистра 12. Таким образом, после поступлени  адреса в регистре оказываетс  записанным слово 110000.

Пусть затем в момент t на входные шины li, Ь поступает командный признак второй ступени избирани  в виде сигнала 101000. Через входные схемы «И 2i, 2з и схемы «ИЛИ Зь Зз сигнал поступает на счетные входы триггеров 4, 4$, которые производ т операцию сложени  по модулю 2 адресного слова и поступившего слова командного признака. В результате триггер 4. переходит в нулевое состо ние, триггер 4$ - в единичное состо ние, триггер 42 остаетс  в единичном состо нии и в регистре оказываетс  записанным слово 110000 + 101000 - - 011 000.

Пусть далее в момент t на входные шины Ь, 1б поступает командный признак третьей ступени избирани  в виде сигнала 010001. Через схемы «И 22, 2б и схемы «ИЛИ 32, Зб сигнал поступает на счетные входы триггеров 42, 4$, которые производ т операцию сложени  по модулю 2 записанного в регистре слова 011000 и поступившего слова 010001. В результате триггер 42 переходит в нулевое состо ние, триггер 4б - в единичйое состо ние и в регистр записываетс  слово 011000 + 010001 001001.

В момент времени t4, по окончании действи  на входных шинах сигналов командного признака третьей ступени избирани , возвращаетс  в исходное состо ние ждущий одновибратор 6i. Сигнал с выхода однавибратора дифференцируетс  цепью 7) и в момент времени /4 воздействует на входы триггеров 5i и 5з. Триггер 5i возвращаетс  в исходное состо ние и закрывает входные схемы «И 2)-2б первой группы. Триггер 5з, срабатыва , открывает с.хему «И 2i2, котора  пропускает импульсную последовательность, создаваемую генератором 8, на вход пересчетной схемы 9. Двоичные импульсные сигналы с выхода пересчетной схемы поступают на матричную схему 10, образующую последовательность семи импульсов, шесть из которых используютс  дл  поочередного открывани  с.хем «И четвертой группы.

В момент /5 поступлени  опрашивающего импульса единичный сигнал с выхода триггера 4з через схему «И и схемы «ИЛИ Зт, Зю проходит на триггеры 4f и 4io, записыва  в них комбинацию 1001. Единичный си1нал с выхода триггера 4б в момент t поступлени  оиращивающего импульса через схему «И 2is и схемы «ИЛИ 3, Зз проходит на триггеры 4, 4д, записыва  в них слово 1100. В результате суммировани  по модулю 2 к моменту tj поступлени  на входные шины сигналов контрольного слова в триггера х -48 и 4io будет записано слово 1001 +

+ 1100 0101.

В момент времени tj седьмым импульсом с выхода распределител  13 осуществл етс  сброс триггера 5з, в результате чего закрываетс  схема «И 2i2 и прекращаетс  выдача

с распределител  13 опрашивающих импульсов . Одновременно взводитс  триггер 5 и запускаетс  ждущий одновибратор ба- Сигнал с выхода триггера Sj открывает вторую группу схем «И , разреша  прием контрольного слова 0101, которое через схемы «ИЛИ За, 3|о поступает в триггеры 48 и 4io.

Поскольку в триггерах 48 и 4io ранее было записано слово 0101, то в результате приема контрольного слова 0101 в момент /7 они перейдут в нулевое состо ние. В итоге будет записа-но слово 0101 + 0101 0000, что свидетельствует об отсутствии ощибки в прин той команде.

В момент времени ta возвратитс  в исходное состо ние ждущий одноввбратор бг. Сигнал с его выхода дифференцируетс  и в мо .мент /8 сбрасывает триггер 62 в исходное состо ние . При этом закрываютс  входы второй группы схем «И и выдаетс  разрешающий сигнал на входы третьей группы схем «И 2i9-224. Одновременно запускаетс  ждущий одновибратор 6з и взводитс  триггер 54, с выхода которого на дешифратор команд 14 поступает сигнал, разрешающий декодирование прин той команды. Ждущий одновибратор 6з возвращаетс  в исходное состо ние в момент 9- Сигнал с его выхода дифференцируетс  и подаетс  на триггер 64, возвраща  его в исходное состо ние, а также на триггеры , устанавлива  их в нулевое состо ние.

Рассмотрим теперь случай по влени  одиночной ошибки. Пусть «а третьей ступени избирани  вместо слова 010001 прин то слово

010101, т. е. по вл етс  ложный единичный разр д на четвертой позиции (при счете слова направо). В регистре 12 при этом записано слово 001 101, т. е. в единичном состо нии наход тс  триггеры 4з, 44, 4б. При считывании

этого слова с распределител  13 импульсами через схемы «И 2i5, 2i6, 2i8 и схемы«ИЛИ ЗУ, Зд, Зю в триггеры 49 и записываетс  соответствующа  ему контрольна  комбинаци  ООП.

При суммировании ее с принимаемым на четвертой ступени контрольным словом 0101 образуетс  комбинаци  ошибки 001 +0101 0110, т. е. триггеры 48, 40 оказываютс  а единичном состо нии. Комбинаци  ошибки

декодируетс  схемой «И 222, с выхода коТОрСй да тупает сигнал на триггер 44, возвраода  его в нулевое состо ние. В результате в регистре 12 оказываетс  записанным слово 001001, соответствующее переданной команде.

Таким образом осуществл етс  исправление одиночной ошибки, по вл ющейс  на избирающей ступени командной серии.

Рассмотрим далее случай по влени  ошибки не только на избирающей, но и на К:е тр9лшой -стуш-ни. Пусть в регистре 12 суммпроваий  слов .из-йирающих признаков вместо дамандад 001001 как и ранее з&дйеа о 001 101, а на контрольной ступе и вместо переданного слова 0101 прин тф слово 1101. Поскольку команде 001101 соответствует контрольное слово ООН, то образуетс  комбинаци  ощибки ООН -+- 1101 1110, под воздействием которой схемы «И 222, 223, 224 формируют сигналы коррекции четвертого, п того и шестого разр дных мест. После коррекции в регистре вместо переданной команды 001 001 окажетс  записанной ложна  команда 001010.

Дл  исключени  формировани  ложной команды при наличии ошибки в контрольной иосидке -в третьей группе схем «И 2i9-224 помимо рабочих предусмотрены также и защитные входы. Так нер1вый и второй (рабочие ) входы схемы «И 22 соединены с единичными выходами триггеров 4 и 4д, а защитные (третий и четвертый) входы соединены с нулевыми выходами триггеров 4 и 4io; рабочие (первый и второй) входы схемы «И 223 соединены с единичными выходами триггеров 4 и 4д, а защитные (третий и четвертый) входы соединены с нулевыми выходами триггеров 48 и 4io; рабочие (первый и второй) входы схемы «И 224 соединены с единичными выходами триггеров 4 и 4$, защитные (третий и четвертый) соединены с нулевыми выходами триггеров 49 и 4io.

Подобным же образом осуществлены входные св зн и дл  остальных схем «И 2i9, 220, 221. Люба  схема «И срабатывает лишь в случае наличи  единичных сигналов на всех ее входах - рабочих и защитных.

Дл  комбинации ошибки 1110 будут иметь место нулевые сигналы на защитном третьем входе схемы «И 222, соединенным с нулевым выходом триггера 4, на защитном (третьем) входе схемы «И 22з, соединенным с нулевым выходом триггера 4, .на защитном (третьем) входе схемы «И 224, соединенным с нулевым выходом триггера 49 Поэтому на выходах схем «И 222, 223, 224 сигналы коррекции не по вл ютс  и ложна  команда 001010 не образуетс .

Однако при декодировании записанной в регистре 12 комбинации 001101 помимо переданной команды 000101. образуетс  и ложна  команда 000 101. Во избежание декодировани  ложной команды дешифратор команд также выполнен по схеме с числовой защитой-г схемы «И дешифратора соединены как с единичными, так и с нулевыми выходами триггеров регистра 12. Если вес комбинации, занисанной в регистре 12, отличаетс  от установленного значени , то 5 имеет место защитный отказ - неисполнение команды.

Предмет изобретени 

0 Устройство дл  приема команд, содержащее дешифратор адреса, выполненный на схеме «И и триггере, входы которого соединены с входными шинами, а выход - с одними входами первой группы схем «И, другие входы которых соединены с соответствующими входными шинами, регистр, выполненный на счетных триггерах, выходы которых соединены с соответствующими входами дешифратора команд, отличающеес  тем, что, с

(i целью повышени  помехоустойчивости устройства , в него введены дополнительные группы схем «И, группы схем «ИЛИ, дополнительный регистр, распределитель импульсов, выполненный в виде пересчетной схемы, вход

5 которой через схему «И подключен к выходам генератора и триггера, а выходы - к соответствующим входам матричной схемы, ждущие одноБибраторы, дифференцирующие цепи, триггеры и схемы «И, причем первые

входы пер1вой группы схем «Pi подключены к соответств5ющим входным шинам приема командных признаков, первые входы второй группы схем «И соединены с соответствующими входными шинами приема контрольного признака, выход схемы «И дешифратора адреса подключен к первому входу триггера дешифратора адреса и через вторую дифференцирующую цепь подключен к соответствующему входу первого регистра, второй вход

0 триггера дешифратора адреса соединен с выходом первой дифференцируюшей цепи, выход триггера дешифратора адреса подключен к вторым входам первой группы схем «И и через последовательно соединенные первые

5 ждущий одновибратор и дифференцирующую цепь - к первому входу триггера распределител  импульсов, последний выход которого подключен к сбросовому входу своего триггера , к сбросовому входу первого триггера и

0 через последовательно соединенные второй ждущий одновибратор и третью дифференцирующую цепь - к соответствующим входам первого триггера, третьего ждущего одновибратора , к первому входу второго триггера и

55 соответствующим входам третьей группы схем «И, выход третьего ледущего одновибратора через четвертую дифференцирующую цепь подключен к сбросовому входу второго триггера и к соответствующим входам первого и дополнительного регистров, выход первого триггера подключен к вторым входам второй группы схем «И, выходы первой группы схем «И через первые входы первой группы схем «ИЛИ подключены к первому 65 регистру, вторые входы первой группы схем