SU1317661A1 - Устройство дл приема и преобразовани двоичного равновесного кода - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи информации и вычислительной технике. Целью изобретени   вл етс  упрощение устройства. Устройство преобразует двоичный равновесный код в полный двоичный код и содержит узел 1 управлени , пороговый блок 2, преобразователи-3,4 кода, блок 5 пам ти и сумматор 6. Узел управлени  содержит программно- временной блок 7 и элементы 8,9 задержки . Преобразователь кода содержит счетчик 10, блок 11 ключей, регистр 12 сдвига и формирователь 13 импульсов. 1 з.п.ф-лы, 1 ил. С (Л

Description

11

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи информации и вычислительной технике.

Цель изобретени  - упрощение устройства- .

На чертеже представлена структурна  схема устройства.

Устройство содержит блок 1 управлени , пороговый узел 2, первый 3 и второй 4 преобразователи кода, блок 5 пам ти и сумматор 6.

Узел управлени  образуют программно-временной блок 7 и первый 8 и второй 9 элементы задержки.

Преобразователь кода содержит счетчик 10, блок 11 ключей, регистр 12 сдвига и формирователь 13 импульсов .

Алгоритм функционировани  устройства , математически описываемый как

н-Сг , +. . .+С +,.,+С.

ч-- I,--

где Р - номер исходного двоичного равновесного кода (в данном устройстве этот номер - комбинаци  полного двоичного кода)f К - вес (количество единичных

символов) комбинации исходного двоичного равновесного кода

j - номер соответствующего единичного . символа исходной комбинации (нумераци  справа налево);

i- - номер разр да, содержащего j-ю единицу в комбинации двоичного равновесного кода .

Преобразователи 3 и 4 кода предназначены дл  преобразовани  входного унарного кода в выходной полый двоичный код.

Преобразователь 3(4) работает следующим образом.

На его информационный вход поступают импульсы, которые подсчитываютс  счетчиком 10 (параметры блоков преобразовател  3 определ ютс  знач- .ностью Н комбинации исходного кода, а преобразовател  4 - весом К этой комбинации). Количество импульсов, поступающих на вход счетчика 10, отображаютс  соответствующим двоичным кодом, который параллельно предъ вл етс  блоку 11 ключей. На вход блока 11 ключей, соединенного с входом преобразовател  3(4), пьдаетс  из

76612

блока 1 управлени  сигнал, которьй открывает ключи блока 11. Через открытые ключи счетчик 10 воздействует на регистр 12, вследствие чего 5 содержание регистра 12 приводитс  в соответствие двоичному коду счетчика 10. Считываетс  двоичный код из регистра 12 на выход преобразовател  в результате воздействи  тактовых 10 импульсов, вырабатываемых формирователем 13 под воздействием управл ющего сигнала с входа преобразовател ,

Пороговый блок 2 пропускает на 5 свой выход только единичные входные сигналы.

Устройство работает следующим образом .

На вход устройства последователь- 0 но поступают дво чные символы комбинации равновесного кода, например, 10101 (значность , вес ) .

Пусть на вход устройства воздействует первый двоичный символ 1. 5 Он запускает программно-временной блок 7, подаетс  в преобразователь 3 кода, где преобразуетс  в двоичный код величины i 1, и поступает через пороговый блок 2 в преобразо- 30 ватель 4 кода, где преобразуетс  в двоичный код величины .

Работой преобразователей 3,4 кода управл ет блок 7.

Выходные двоичные коды i 1 и 35 преобразователей 3 и 4 подаютс  в блок 5,. из которого на вход сумматора 6 считываетс  двоичный код вел|1чины С: С 0. Далее на вход уст40 ройства поступает сигнал О. Он не проходит на выход порогового блока 2, а только измен ет двоичный код преобразовател  3 на двоичный код величины .

45 Третий входной сигнал 1 измен ет двоичный код преобразов-ател  4 на двоичный код величины , а двоичный код преобразовател  3 - на двоичный код величины 1 3. Эти коды счи50 тываютс  в блок 5, на выходе которого формируетс  двоичный код величины2 2

. Данный код суммируетс 

н сумматоре 6 с предыдущим слагаемым. 55 Четвертый входной сигнал О измен ет только двоичный код преобразовател  3 на двоичный код величины . П тый входной сигнал 1, воздействует на преобразователи 3,4 и изме313

н ет коды их состо ний: в преобразователе 3 формируетс  двоичный код величины , а в преобразователе 4 - . Эти коды воздействуют на блок 5, на выходе которого формируетс  двоичный код .величины С

I -1

33

С,., который суммируетс  с соответствующим двоичньм кодом в сумматоре 6, Результирующий код становитс  равным двоичному коду величины 0+1+4 5. По управл ющему сигналу из блока 7 результирующий код сумматора 6 выдаетс  на выход устройства.

По сигналу блока 7 все блоки устройства привод тс  в исходное состо ние и устройство готово к преобразованию следующего входного двоичного равновесного кода.

Claims (2)

1. Устройство дл  приема и преобразовани  двоичного равновесного кода , содержащее пороговый блок и про- граммно-:временньш блок, входы которых объединены и  вл ютс  входом устройства , первый выход программно-временного блока соединен с управл ющим входом сумматора, и блок пам ти, о т личающеес  тем, что, с целью упрощени  устройства, в него введены преобразователи кода и элементы задержки, информационный вход первого преобразовател  кода подключен к входу устройства, выход порогового блока соединен непосредственно с информационным входом второго преобразовател  кода и через первый

Редактор Л.Пчелинска 

Составитель М.Никуленков Техред Л.Олийиык

Заказ 2435/55Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

14

элемент задержки - с входом второго элемента задержки и первыми управл - ощими входами первого и второго преобразователей кода, выход .второго

элемента задержки соединен с вторыми управл ющими входами первого и второго преобразователей кода, выходы которых соединены соответственно . с первыми и вторыми адресными входами блока пам ти, выход которого соединен -с инфор мационным входом сумматора , выход сумматора  вл етс  выходом устройства, второй, третий и четвертый выходы программно-временного блока соединены соответственно с третьим управл ющим входом первого преобразовател  кода, третьим управл ющим входом второго преобразовател  кода и управл ющим входом блока пам ти.

25

30

35

2. Устройство по п.1, отличающеес  тем, что преобразователь кода содержит счетчик, блок ключей, регистр и формирователь импульсов , вькоды счетчика соединены с соответствующими информационными входами блока ключей, выходы которого и выход формировател  импульсов соединены соответственно с информационными и управл ющим входами регистра , счетный вход счетчика, управ-; л ющий вход блока ключей, вход формировател  импульсов и управл ющий вход счетчика  вл ютс  соответственно информационным, первым, вторым и- третьим управл ющими входами преобразовател  кода, выходы регистра  ц- л ютс  выходами преобразовател  кода.

Корректор С.Черни