SU1336072A1

SU1336072A1 - Устройство дл передачи дискретной информации

Info

Publication number: SU1336072A1
Application number: SU853940901A
Authority: SU
Inventors: Александр Сергеевич Карпов; Владимир Евгеньевич Хохряков; Сергей Эдгарович Петерс; Валерий Васильевич Ракута; Игорь Андрианович Суконный
Original assignee: Информационно-Вычислительный Центр Главмосжилуправления
Priority date: 1985-08-06
Filing date: 1985-08-06
Publication date: 1987-09-07

Abstract

Изобретение относитс к системам телемеханики и может быть использовано дл передачи информации с . большего количества рассредоточенных объектов. Цель изобретени - повьше- ние информативности устройства. Устройство содержит шифратор адреса 2, передатчик 3, содержащий мультиплексор 4, согласующий элемент 5, формирователь 6 информации, содержащий блок ввода 7 и шифратор информации 8, блок 9 управлени мультиплексором, содержащий триггеры 10, II пам ти, элемент ИЛИ-НЕ 12, счетчик 13, элемент И 14, формирователь-дискриминатор 15, согласующий элемент 16, формирователь Лини зан та 17, содержащий инвертор 18, элемент И 19, формирователь-дискриминатор 20 с соответствующими св з ми. 1 з.п.(, 1 ил. (Л

Description

10

1336072

Изобретение отнооитс к системам телемеханики и может быть использовано дл передачи информации с большого количества рассредоточенных объектов .

Цель изобретени - повышение информационных устройств.

На чертеже изображена схема устройства дл передачи дискретной информации .

Устройство содержит шифратор 2 адреса , передатчик 3, содержащий мультиплексор 4 и первый согласуюш 1Й элемент 5; формирователь 6 информации, содержащий блок 7 ввода и шифратор 8 информации; блок 9 управлени мультиплексором , содержащий первый триггер 10 пам ти, второй триггер 11 пам ти, элемент ИЛИ-НЕ 12, счетчик 13, первый элемент И 14, первый формирователь-дискриминатор 15, второй согласующий элемент 16, формирователь 17

щий сигнал с уровн ми логических элементов устройства.

При наличии сигналов с шифратора g 2 адреса, с шифратора 8 информации.

15

20

сигнала Лини зан та, содержащий инвертор 18 и элемент И 19, второй формирователь-дискриминатор 20.

В шифраторе 2 адреса перемычками коммутируетс адрес в двоичном коде, приеваеваемый конкретному переда:юще- му устройству. Сигнал с шифратора 2 адреса потенциальными уровн ми посто нно поступает в передатчик 3 на вход мультиплексора 4, В формирователе 6 информации блок 7 ввода представл ет собой набор переключателей, и при включении одного из них блок 7 ввода формирует определенную информацию в дес тичном коде, котора поступает в шифратор 8 информации. В

формировааел 6 информации, со счетчика 13 (сигнал с первого выхода счетчика 13, поступающий на один из входов мультиплексора 4, представл ет собой пр моугольные положительные импульсы, которые формируютс счетчиком 13 при наличии разрешени , поступающего с второго триггера 11 пам ти) блока 9 управлени мультиплексором и синхроимпульсов на входах мультиплексора 4 передатчика 3 формируетс информационное слово, преобразованное из параллельного кода в последовательный , через перйый согласующий элемент 5 передаетс в линию св зи с приемным устройством.

По последнему счетному импульсу (количество импульсов зависит от разр дности информационного слова, длина передаваемого устройством слова равна К бит, где К - разр дность счетчика 13), поступившему на первый элемент И 14, который вырабатывает сигнал Конец передачи, посту- 30 пающий на элемент ИЛИ-НЕ 12. Последний срабатывает и. сигнал поступает на первый 10 и второй 11 триггеры пам ти и устанавливает их в нулевое состо ние. На обнул ющих входах счетчика 13, первого 10 и второго 11 триггера пам ти стоит дифференциальна цепочка, состо ща из резистора и конденсатора, котора при подаче питани на устройство вырабатывает

25

35

последнем дес тичный код преобразует- 40 импульс, обнул юш ий счетчик 13, перс в двоично-дес тичный и поступает вый 10 и второй 11 триггеры пам ти.

на вход мультиплексора 4. Сигнал с 0лока 7 ввода формировател 6 информации поступает также в блок 9 управлени мультиплексором и на первый триггер пам ти 10, которьш формирует сигнал Запуск.

При отсутствии сигнала Лини зан та и наличии сигнал Запуск второй триггер 11 пам ти устанавливаетс в единичное состо ние по приходу синхроимпульсов. Тем самым формируетс сигнал Передача. Сформированный сигнал Передача, пришедший на счетчик 13 разрешает счет. На счетчик 13 также поступают синхроимпульсы с линии св зи от генератора импульсов через первый формирователь-дискриминатор 15, который согласует поступаю45

На этом передача информации данным передающим устройством заканчиваетс .

Одновременно сигнал Передача, сформированный вторым триггером 11 пам ти, поступает через второй согласующий элемент 16 в линию св зи с другими передающими устройствами, . тем самым запреща передачу информации другим передающим устройствам.

Так как выходы со всех передаюшлх устройств объединены на общую линию и Дл того, чтобы передающее устройство не запретило свою собственную 55 передачу информации, сигнал Передача , сформированный вторым триггером 11 пам ти, поступает в формирователь 17 сигнала Лини зан та на инвертор 18, где инвертируетс и поступа50

При наличии сигналов с шифратора 2 адреса, с шифратора 8 информации.

По последнему счетному импульсу (количество импульсов зависит от разр дности информационного слова, длина передаваемого устройством слова равна К бит, где К - разр дность счетчика 13), поступившему на первый элемент И 14, который вырабатывает сигнал Конец передачи, посту- пающий на элемент ИЛИ-НЕ 12. Последний срабатывает и. сигнал поступает на первый 10 и второй 11 триггеры пам ти и устанавливает их в нулевое состо ние. На обнул ющих входах счетчика 13, первого 10 и второго 11 триггера пам ти стоит дифференциальна цепочка, состо ща из резистора и конденсатора, котора при подаче питани на устройство вырабатывает

импульс, обнул юш ий счетчик 13, первый 10 и второй 11 триггеры пам ти.

Так как выходы со всех передаюшлх устройств объединены на общую линию и Дл того, чтобы передающее устройство не запретило свою собственную передачу информации, сигнал Передача , сформированный вторым триггером 11 пам ти, поступает в формирователь 17 сигнала Лини зан та на инвертор 18, где инвертируетс и поступа

ет во второй элемент И 19. В этом случае сигнал Лини зан та не поступает с второго элемента И 19 на элемент ИЛИ-НЕ 12 через второй формирователь-дискриминатор 20.

При отсутствии сигнала Передача с второго триггера 11 пам ти и наличии сигнала Лини зан та с других передающих устройств второй элемент И 19 пропускает сигнал Лини зан та на элемент ИЛИ-НЕ I2, который удерживает второй триггер 11 пам ти в нулевое состо ние, тем самым запреща вырабатывать сигнал Передача.

Claims

Формула изобретени 1. Устройство дл передачи дискретной информации, содержащее шифра- 2о первый формирователь-дискриминатор

тор адреса, блок ввода, выход которого соединен с шифратором информации, выход которого подключен к первому входу передатчика, отличающеес тем, что, с целью повьшени информативности, в него введены триггеры пам ти, элемент ИЛИ-НЕ, элементы И, счетчик, инвертор, формирователи-дискриминаторы и согласующий элемент, выход блока ввода подключен к первому входу первого триггера пам ти , выход которого подключен к первому входу второго триггера пам ти.

25

30

подключен ко второму входу счетчика и к третьему входу передатчика, чет вертый вход которого соединен с шиф ратором адреса.
2. Устройство поп.1,отлич ю щ е е с тем, что передатчик вы полнен на мультиплексоре и согласую щем элементе, первый, второй, трети и четвертый входы передатчика соеди нены с соответствующими входами мул типлексора, выход которого через со гласующий элемент подключен к выход передатчика.

Редактор И. Бобкова Заказ 4049/47

Составитель Н. Колодий

Техред В.Кадар Корректор В. Бут га

Тираж 543Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4.

336072

выход второго триггера пам ти подключен к входу счетчика, через инвертор соединен с первым входом второго элемента И через элемент согласовани соединен со вторым выходом устройства , который через второй формирователь-дискриминатор подключен ко второму входу второго элемента И, выход Q которого подключен к первому входу элемента ИЛИ-НЕ, выход которого соединен со вторыми входами первого и второго триггеров пам ти, первые выходы счетчика соединены со входами 15 первого элемента И, выход которого подключен ко второму входу элемента ИЛИ-НЕ, второй выход счетчика соеди-. нен со вторым входом передатчика, управл ющий вход устройства через

5

0

подключен ко второму входу счетчика и к третьему входу передатчика, четвертый вход которого соединен с шифратором адреса.

2. Устройство поп.1,отлича- ю щ е е с тем, что передатчик выполнен на мультиплексоре и согласующем элементе, первый, второй, третий и четвертый входы передатчика соединены с соответствующими входами мультиплексора , выход которого через согласующий элемент подключен к выходу передатчика.