RU1820375C - Устройство дл ввода-вывода информации - Google Patents

Abstract

Использование: вычислительна  техника, обмен данными между ЭВМ и внешними устройствами по асинхронным лини м св зи. Сущность: устройство содержит два преобразовател  кодов 1,8, регистр сдвига 2, счетчик 6, два дешифратора 7,14, формирователь импульсов 5, блок регистров данных 3, два триггера 9,10, п ть элементов И 11,12,13,15,17, элемент ИЛИ 16. блок сопр жени  4. 1-5-6-7- 3-4-11-9-8,14-15-17-13-10-8,16-15-4-12-9.1-2-3, 1-6, 15-4. 4 ил.

Description

00

ю о

со VI ел

Изобретение относитс  к вычислительной технике и может быть использовано дл  обмена данными между ЭВМ и внешними устройствами по асинхронным лини м св зи , например дл  ввода-вывода последовательного кода по ГОСТ 18977-79.

Целью изобретени   вл етс  расширение области применени  устройства за счет изменени  параметров выходной информации .

На фиг. 1 представлена функциональна  схема устройства дл  ввода-вывода информации; на фиг. 2, 3 приведены таблица и диаграммы, по сн ющие работу устройства; на фиг. 4 представлена схема блока регистров данных.

Устройство содержит преобразователь кодов 1, регистр сдвига 2, блок 3 регистров данных, блок4 сопр жени , формирователь импульсов 5, счетчик б, первый дешифратор 7, второй преобразователь кодов 8, первый триггер 9, второй триггер 10, первый, второй и третий элементы И 11-13, второй дешифратор 14, четвертый элемент И 15, элемент ИЛИ 16, п тый элемент И 17. Св зь устройства с ЭВМ осуществл етс  через магистральную шину 18.

В качестве первого преобразовател  кодов 1 может быть использована микросборка 75АП002. Формирователь импульсов 5 предназначен дл  выработки импульсов в моменты пауз между словами входной информации. Он представл ет собой ждущий мультивибратор. Счетчик 6 имеет п ть разр дов. Дешифратор 7 настроен на выделение каждого 8-го, 16-го, 24-го и 32-го входного импульса счетчика 6. В качестве формировател  8 может быть использована микросборка АПООЗ,

Устройство работает следующим образом .

В режиме приема входна  информаци  в виде последовательного 32-разр дного кода поступает на преобразователь кодов 1, который преобразует последовательный бипол рный код в последовательный код, поступающий через первый выход преобразовател  кодов 1 на информационный вход регистра сдвига 2. На втором выходе преобразовател  кодов 1 вырабатываютс  синхроимпульсы , поступающие на тактовые входы регистра сдвига 2 и счетчика 6 и на вход формировател  импульсов 5. В регистре 2 сдвига происходит преобразование последовательного кода в параллельные 8-разр дные коды, поступающие на информационные входы блока 3 регистров данных. На выходе формировател  импульсов 5 вырабатываютс  импульсы в моменты пауз между словами входной информации, т.е. когда отсутствуют

синхроимпульсы, поступающие на вход формировател  импульсов 5. Сигнал с выхода формировател  5 поступает на вход сброса счетчика бив магистральную шину 18

ЭВМ на вход требовани  прерывани . По этому сигналу происходит прерывание основной программы ЭВМ и переход ее на программу обслуживани  устройства ввода- вывода. Счетчик 6 производит подсчет синхроимпульсов . Дешифратор 7, подключенный к младшим разр дам счетчика 6, формирует импульсы, соответствующие 8-му, 16-му, 24- му и 32-му синхроимпульсу слова входной информации. Эти импульсы поступают на

5 тактовый вход записи блока 3 регистров данных, в результате чего происходит последовательна  запись четырех байтов (32 разр дов) слова входной информации в блок 3 регистров -данных. Сигналы двух

0 старших разр дов счетчика 6, поступающие на адресные входы записи блока 3 регистров данных, обеспечивают запись байтов входной информации в соответствующие регистры блока 3 регистров данных, Про5 грамма обслуживани  устройства ввода-вывода обеспечивает последовательное считывание информации с регистров блока 3 регистров данных и передачу ее в ЭВМ. Происходит это следующим образом. Из

0 ЭВМ на адресные входы устройства приходит код адреса данного устройства, который поступает на дешифратор 14 адреса, в результате чего на его выходе формируетс  сигнал, поступающий на первый вход эле5 мента И 15. Два младших адресных разр да поступают на адресные входы чтени  блока 3 регистров данных дл  выбора соответствующего регистра. Одновременно из ЭВМ на управл ющий вход чтени  устройства при0 ходит сигнал, поступающий через элемент ИЛИ 16 на второй вход элемента И 15. На выходе элемента И 15 формируетс  сигнал, поступающий на первый управл ющий вход блока 4 сопр жени , в результате чего он

5 переходит в режим подачи информации. Сигнал чтени , поступающий на второй управл ющий вход блока 4 сопр жени , определ ет направление передачи информации от блока 3 регистров данных в магистраль0 ную шину 18 ЭВМ. Программа ЭВМ производит последовательное считывание четырех байтов из регистров блока 3 регистров данных . Таким образом, происходит побайтовый ввод 32-разр дного входного слова,

5 в режиме передачи ЭВМ программно формирует биты выходной информации. Каждый бит выходной информации передаетс  ЭВМ трем  разр дами байта за два такта. При передаче байта ЭВМ выдает код адреса устройства, поступающий на дешифратор 14 адреса, в результате чего по вл етс  сигнал на первом входе элемента И 15. Одновременно выдаетс  сигнал записи, поступающий через элемент И Л И 16 на второй вход элемента И 16. На выходе элемента И 15 по вл етс  сигнал, поступающий на первый управл ющий вход блока 4 сопр жени , в результате чего он переходит в режим передачи информации, однако в отличие от первого режима передача информации будет происходить в обратном направлении (от магистральной шины 18 к элементам И 11-13), т.к. управл ющий сигнал чтени  отсутствует и на втором управл ющем входе блока 4 сопр жени  будет сигнал логического нул . Сигнал с выхода элемента И 15 одновременно поступает на первый вход элемента И 17, на второй вход которого подаетс  управл ющий сигнал записи. На выходе элемента И 17 по вл етс  сигнал, поступающий на первые входы элементов И 11-13, на вторые входы которых поступают сигналы трех разр дов байта, передаваемого ЭВМ по шине данных.

Предположим, что на вход элемента И 11 поступает ООр, на вход элемента И 12 - 01 р и на вход элемента И 13 - 02р. Тогда, если в ООр будет лог. 1, триггеры 9, 10, на входы которых поступают сигналы с выхо- дов элементов И 11-13, установ тс  в нуль. Если лог. 1 будет в 01 р, триггер 9 установитс  в единицу, и если лог. 1 будетв02р, триггер 10 установитс  в единицу.

На фиг. 2 приведена таблица комбинаций значений 00р...02р при выводе битов лог. О и лог. 1 последовательного кода.

На фиг. 3 приведены диаграммы сигналов на входах элементов И 11-13, на выходах триггеров 9,10 и на выходе формировател  8, подключенного к выходам триггеров 9, 10.

Таким образом, применение устройства расшир етс  за счет того, что по вл етс  -возможность программного изменени  структуры выводимой информации, скорости ее передачи, т.к. эти параметры форми- руютс  в ЭВМ, а не аппаратурно, как в прототипе.

Claims (1)

1. Формула изобретени 

   Устройство дл  ввода-вывода информации , содержащее регистр сдвига, блок реги- стров данных, первый дешифратор, элемент ИЛИ, первый, второй и третий элементы И, первый и второй триггеры, формирователь импульсов, причем выходы регистра сдвига соединены с информационными входами блока регистров данных, выход первого элемента И соединен с входом сброса первого триггера, отличающеес  тем, что, с целью расширени  области применени  устройства за счет изменени .параметров выходной информации, в устройство введены четвертый и п тый элементы И, счетчик, вто- рой дешифратор, блок сопр жени , первый, и второй преобразователи кодов, вход первого преобразовател  кодов  вл етс  информационным входом устройства, информационный выход первого преобразовател  кодов4 соединен с информационным входом регистра сдвига, тактовый выход первого преобразовател  кодов соединен с тактовым входом регистра сдвига, счетным входом счетчика и входом формировател  импульсов, выход которого соединен с входом сброса счетчика и  вл етс  управл ющим выходом устройства, выходы первой группы счетчика соединены с адресными входами записи блока регистров данных , выходы второй группы счетчика соединены с входами первого дешифратора, выход которого соединен с тактовым входом блока регистра данных, выходы которого соединены с входами-выходами первой группы блока сопр жени , входы-выходы второй группы которого  вл ютс  информационными входами/выходами устройства, входы второго дешифратора и адресные входы чтени  блока регистров данных  вл ютс  адресными входами устройства, один из входов-выходов первой группы блока сопр жени  соединен с первыми входами соответственно первого, второго и третьего элементов И, вторые входы которых соединены с выходом п того элемента И, выход второго дешифратора соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом элемента ИЛИ, а выход - с первым входом п того элемента И и первым управл ющим входом блока сопр жени , первый вход элемента ИЛИ и второй управл ющий вход блока сопр жени   вл ютс  входом чтени  устройства , вторые входы элемента ИЛИ и п того элемента И  вл ютс  входом записи устройства , выход первого элемента И соединен с входом сброса второго триггера, установочный вход которого соединен с выходом третьего элемента И, выход второго элемента И соединен с установочным входом первого триггера, выходы триггеров соединены с входами второго преобразовател  кодов, выход которого  вл етс  информационным выходом устройства.

   Фи г. 2

   Фиг.З

   1

   5

   «u

   3 S

   I

   з

   L

   Ч ъ

   |315

   11

   iS §

   1

   I I

   фаг. 4