SU1674378A1 - Приемник последовательного кода - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  формировани  и передачи информационных слов последовательным двухпол рным кодом по информационным каналам св зи. Изобретение обеспечивает многоканальный режим приема информации, чем достигаетс  расширение области применени  приемника. Приемник содержит устройство 1 ввода-вывода, формирователь 2 сигнала запроса, регистр 3 адреса, элемент И 4, компаратор 5 адреса, элемент ИЛИ 6, счетчики 7 и 8 импульсов, элемент 9 задержки, преобразователи 10.1 - 10.N двухпол рного кода, триггер 11 четности, сдвиговый регистр 12, буферный регистр 13, дешифратор 14 и регистр 15 управлени . 1 ил.

Description

16.1 1G.2

Ю-п

Ё

9 20 21 22

23

ON VI 4 СО VI 00

Изобретение относитс  к вычислительной технике и может быть использовано дл  формировани  и передачи информационных слов последовательным двухпол рным кодом по информационным каналам св зи. Целью изобретени   вл етс  расширение области применени  путем обеспечени  режима многоканального приема информации.

На чертеже представлена функциональна  блок-схема приемника.

Приемник содержит устройство 1 ввода-вывода , формирователь 2 сигнала запроса , регистр 3 адреса, элемент И 4, компаратор 5 адреса, элемент ИЛИ 6, первый и второй счетчики 7 и 8 импульсов, элемент 9 задержки, первый - п-й преобразователи 10.1 - 10.п двухпол рного кода, триггер 11 четности, сдвиговый регистр 12, буферный регистр 13, дешифратор 14, регистр 15 управлени , первый - п-й информационные входы 16.1 - 16.п. входы- выходы 17 данных, адресные входы 18, первый - п тый управл ющие входы 19-23 и выход 24 запроса.

Устройство 1 ввода-вывода (УВВ) обеспечивает согласование приемника с внешними устройствами по входу-выходу 17 данных ДО ... Д7, входу 18 адреса АО ... А2 и входам 19-22 управлени : выбор модул  (ВМ), Запись, Чтение, Сброс.

Формирователь 2 сигнала запроса предназначен дл  формировани  сигнала запроса на обслуживание внешних устройств по сигналам Сброс 1 (в начальный период работы) и по сигналу ДС (по прин тии достоверного слова) и сн ти  его по сигналам Зап. 1 (запись адресного байта в регистр 3 адреса при селективном приеме), Зап. 2 (запись команды в регистр 15 управлени  приемом при переходе на общий режим приема), Чт, 1 (при чтении адресного байта с буферного регистра 13 при общем режиме приема).

Регистр 3 адреса обеспечивает запись и хранение 8 разр дов адреса, записываемых через устройство 1 ввода-вывода.

Элемент И 4 при наличии всех единичных потенциалов (четыре признака достоверности прин того слова) выдает сигнал ДС на перезапись параллельного 32-разр дного кода прин того слова из сдвигового регистра 12 в буферный регистр 13 и на формирователь 2 сигнала запроса.

Компаратор 5 адреса служит дл  сравнени  адреса, заданного в регистре 3 адреса , и адреса, прин того в последовательном формате с линии св зи. При совпадении адресов выдаетс  единичный потенциал 1П4 на элемент И 4, который  вл етс  признаком достоверности прин того с линии св зи информационного слова.

Первый счетчик 7 импульсов методом подсчета импульсов в промежутках между

тактовыми импульсами принимаемого пакета определ ет паузу между словами (промежуток , равный или более 4г ) и по истечении2/3 от 4 г формирует импульс достоверности наличи  паузы, а затем импульс сброса (Сб. 2), устанавливающий через элемент ИЛИ 6 приемник в исходное состо ние.

Второй счетчик 8 импульсов методом подсчета тактовых импульсов (ТИ) формирует единичный потенциал по наличию в прин том пакете 32 импульсов, характеризующих следующий признак достоверности прин того слова.

Элемент 9 задержки предназначен дл 

задержки импульсов тактовой составл ющей относительно импульсов информационной составл ющей, поступающих с преобразователей 10.1-10.п, дл  обеспечени  достоверного приема информации

сдвиговым регистром 12.

Преобразователи 10.1 -10.п предназначены дл  преобразовани  двухпол рного трехуровневого кода RZ. поступающего с линии св зи, в последовательный код уровн  ТТЛ с разделением его на тактовую и информационную составл ющие, а также дл  согласовани  приемника, совместно с которым работает данный преобразователь , с информационной шиной, выполненной в виде витой экранированной пары проводов.

Триггер 11 четности методом подсчета единичных импульсов информационного пакета (Инф.) формирует единичный потенциал четности, характеризующий один из признаков достоверности прин того слова. Сдвиговый регистр 12 (32-разр дный) служит дл  преобразовани  последовательного кода информации, принимаемого с линии св зи, в параллельный.

Буферный регистр 13 (32-разр дный) служит дл  хранени  32 разр дов вводимой информации, прин той прием ни ком с линии 0 св зи.

Дешифратор 14 обеспечивает формирование одного из восьми, например, потенциалов разрешени  приема в зависимости от кода, записанного в регистр 15 управле- 5 ни .

Регистр 15 управлени  приемом обеспечивает запоминание команды через устройство 1 ввода-вывода в части выбора режима работы приемника по состо нию

бита ДЗ. О селективный режим, 1 - общий режим, а также в части выбора линии св зи

Приемник последовательного кода работает следующим образом.

При включении питани  в УВВ 1 приемника поступает от внешнегО|устройства системный сигнал Сброс, который затем с УВВ 1 как сигнал Сброс 1 поступает в формирователь 2. по которому выдаетс  сигнал Запрос, требующий от внешнего устройства обслуживани  (записи адреса ожидаемого слова или перехода на общий режим работы), а через элемент ИЛИ 6 как сигнал Сброс 3 - в сдвиговый регистр 12, триггер 11 четности и счетчик 8 проверки наличи  32 разр дов, устанавлива  их в исходное состо ние.

Дальнейша  работа приемника полностью зависит от программы, выполнение ко- торой обеспечиваетс  внешним устройством посредством обмени через УВВ 1 установками, приведенными в таблице .

Селективный режим работы приемника определ етс  нулевым потенциалом режима (ПР) на выходе и следующими установками

после системного сигнала Сброс через врем , определ емое программой внешнего устройства, производитс  запись адресного байта принимаемой информации (сигнал Зап 1, см. таблицу)

по сигналу Запрос внешнее устройство считывает прин тую информацию (младший , старший, а при необходимости и дополнительный байт по установкам Чтен. 2, Чтен 3, Чтен. 4 согласно приведенной таблице) и записывает адресный байт следующего ожидаемого слова по установке Зап. 1 согласно таблице.

Далее цикл повтор етс .

Общий режим работы приемного устройства определ етс  единичным потенциалом режима (ПР) и отличаетс  от селективного режима тем, что адрес принимаемой информации не задаетс  внешним устройством, а принимаютс  с линии св зи все слова По сигналу Запрос считываютс  все четыре байта прин того слова по установкам Чтен 1, Чтен. 2, Чтен. 3, Чтен. 4 согласно таблице.

Работа приемника при приеме слова с линии св зи заключаетс  в следующем.

По мере поступлени  с линии св зи слова в последовательном двухпол рном коде преобразователь (10.1-10.л) двухпол рного кода преобразует его в последовательный код логического уровн  с одновременным

разделением на тактовую (ТИ) и информационную (Инф ) составл ющие

Тлкгова  составл юща  (ТИ) поступает н  элемент 9 задержки, счетчик 8 и счетчик 5 7

Информационна  составл юща  (Инф.) поступает на вход сдвигового регистра 12, где под действием задержанных тактовых импульсов ТИ1 заполн ет его. 10По 32-му тактовому импульсу информаци  полностью заполнит регистр 12 и будет присутствовать на его выходах в параллельном коде

Одновременно с поступлением в сдви- 15 говый регистр 12 информационные импульсы поступают в триггер 11 четности, мен   его выходной потенциал

По окончании приема слова на выходе триггера 11 четности должен установитьс  0 единичный потенциал 1П1

Тактовые импульсы ТИ в счетчике 8 после поступлени  32-го импульса на его выходе формируют единичный потенциал 1П2. Одновременно тактовые импульсы по- 5 ступают в счетчик 7. прерыва  его счет в процессе приема слова И только в паузе. равной или более 4 г . счетчик досчитывает до момента формировани  сначала единичного импульса 1ИЗ а затем импульса 0 Сброс 2.

После того, как все 32 разр да прин того слова заполн т сдвиговый регистр 12. компаратор 5 адреса при совпадении адресов прин того слова и заданного в регистре 5 3 адреса выдает единичный потенциал 1П4 Если к моменту формировани  в паузе единичного импульса 1ИЗ имеют единичные потенциалы 1П1 ИП2 1П4. то на выходе элемента 4 формируетс  импульс 0 Достоверное слово (ДС). по которому информаци  со сдвигового регистра 12 переписываетс  в буферный регистр 13. а формирователь 2 выдает сигнал Запрос на внешнее устройство дл  считывани  прин - 5 той информации и записи нового адреса.

Импульс Сброс 2 после элемента ИЛИ 6 как сигнал Сброс 3 поступает на сдвиговый регистр 12. триггер 11 четности и счетчик 8 и приводит их в исходное состо ние. 0После этого приемник готов к приему с

линии св зи следующего слова

Claims (1)

1. Формула изобретени 

   5Приемник последовательного кода, содержащий устройство ввода-вывода, формирователь сигнала запроса, регистр адреса, элемент И. компаратор адреса, элемент ИЛИ, счетчики импульсов, элемент задержки , первый преобразователь

   двухпол рного кода, информационный выход которого соединен с первыми входами триггера четности и сдвигового регистра, информационные выходы которого соединены с соответствующими информационными входами буферного регистра, входы первого преобразовател  двухпол рного кода  вл ютс  первым информационна входом приемника, входы выбора модул , записи, чтени  и сброса устройства ввода- вывода  вл ютс  соответственно первым - четвертым управл ющими входами приемника , входы-выходы устройства ввода-вывода  вл ютс  входами-выходами данных приемника, адресные входы устройства ввода-вывода  вл ютс  адресными входами приемника, отличающийс  тем, что, с целью расширени  области применени  приемника за счет многоканального приема информации в двух режимах - селективном и общем, в приемник введены второй -- гцй преобразователи двухпол рного кода (п 1, N), дешифратор и регистр управлени , первые выходы которого соединены с соответствующими входами дешифратора, выходы которого соединены с входами разрешени  одноименных преобразователей двухпол рного кода, тактовые выходы которых объединены и соединены непосредственно с первыми входами первого и второго счетчиков импульсов и через элемент задержки с вторым входом сдвигового регистра, адресные выходы которого соединены с соответствующими адресными входами буферного регистра и первыми входами компаратора адреса, выход которого соединен с первым входом элемента И, выходы буферного регистра соединены с входом данных устройства ввода- вывода, первыми входами регистра управлени  и первыми входами регистра

   адреса, выходы которого соединены с вто рыми входами компаратор) адреса, первый выход первого счетчика импульсов соединен с первым входом элемента ИЛИ выход

   которого соединен с вторыми входами вто рого счетчика импульсов и триггера четности и третьим входом сдвигового регистра, второй выход первого счетчика импульсов и выходы второго счетчика импульсов и триггера четности соединены соответственно с вторым, третьим и четвертым входами элемента И, выход которого соединен с управл ющим входом буферного регистра и первым входом формировател  сигнала запроса , выход которого  вл етс  выходом запроса приемника втором выход регистра управлени  соединен с третьим входом компаратора адреса, первый - четвертый выходы чтени  устройства ввода-вывода

   соединены с одноименными входами управлени  буферного регистра, первый выход записи устройства ввода вывода соединен с вторыми входлми регистра адреса , Формировател  сигнал  запроса, второй выход записи устройства ввода-ВЫРПДЯ соединен с вторым входом регистра управлени  и третьим входом формировател  сигнала за проса, выход сброса устройства ввода-вывода соединен с вторым входом элемента И ПИ

   и четвертым входом формировател  сигнала запроса, п тый вход которою подключен к первому выходу чтени  устройства ввода-вывода , информационные выходы второго п-то преобразователей двухпол рного кода подключены к первым входам сдвигового регистра и триггера четности, входы второго п-го преобразователей двухпол рного кода  вл ютс  вторым - n-м информационными входами приемника второй вход первого счетчика

   импульсов  вл етс  п тым управл ющим пхо- дом приемника.

   Управление

   Запись ГЧтение A1

   -,--- „-- -1 - 3- .- 4-у

   1 оГ

   2

   Z

   О

   6 О

   Сиг нал

   1

   Зап. Г

   Зап.2

   Установка

   Запись адресного байта принимаемой информации Установка режима приема и выбор Л ПИ при ДЗ О, общий режим Л1 - 1, Селрктир.- нь1й

   Продолжение таблицы