SU1411747A1

SU1411747A1 - Многоканальное устройство переменного приоритета

Info

Publication number: SU1411747A1
Application number: SU864165171A
Authority: SU
Inventors: Валерий Иванович Макаров; Сергей Иванович Штанько; Сергей Михайлович Кастерский
Original assignee: Военно-воздушная инженерная Краснознаменная академия им.проф.Н.Е.Жуковского
Priority date: 1986-12-23
Filing date: 1986-12-23
Publication date: 1988-07-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах прерьшани дл уменьшени числа линий св зи. Цель изобретени - упрощение устройства за счет уменьшени числа линий св зи между каналами. Устройство содержит регистр сдвига, два триггера, два элемента И, а в канале - регистр, дешифратор, блок задержек, группу элементов И, элемент ИЛИ, элемент И. В устройство врем задержки блока задержек каждого канала соответствует номеру канала, что позвол ет регистру сдвига определ ть номера каналов по промежутку времени между посылкой импульса опроса, подаваемого на вход блока задержек каждого , и приходом на вход регистра сдвига импульсов , задержанных на блоках задержек каналов, имеющих запросы на прерыва- с ни , 1 ил.

Description

Изобретение относитс к вычислительной технике, в частности к системам прерьгааний, и может быть использовано в системах обработки информа- ции дл организации обмена по запросам каналов.

Цель изобретени - упрощение устройства за счет уменьшени числа линий св зи между каналами.

На чертеже приведена структурна схема устройства.

Устройство содержит регистр I сдвига , вход 2 опроса, триггер 3, элементы И 4 и 5,триггер 6, сигнальный вы- ход 7, тактовый вход 8, информационные выходы 9, каналы 10, кодовые входы II, регистр 12, дешифраторы 13, блоки 14 задержек, группу элементов И 5, элемент ИЛИ 16, запросные вхо- ды 17, элементы И 18 и вход 19 сброса

Устройство работает следующим образом .

Предварительно триггеры 3 и 6 и регистр 1 обнул ютс ,а сигналы с выходов триггера 6 привод т регистр 1 в режим последовательной записи.

В регистр 12 каждого канала 10 заноситс двоичный код номера приоритета , который присваиваетс запросу данного канала 10; На одном из выходов каждого дешифратора 13 по вл етс сигнал, который поступает на один из соответствующих элементов И 15 группы , подготавлива их к срабатыванию. В .канале с приоритетом один сигнал поступает на вход первого элемента И 15 группы, в канале с приоритетом два - на вход второго элемента И 15 группы и т.д.

На вход 2 опроса подаетс импульс опроса, определ ющий цикл работы устройства , а на входе 8 по вл етс сери импульсов синхронизации. Количество импульсов синхронизации в каждой се- рии равно числу каналов.

Импульс опроса, определ ющий нулевой такт первого цикла, поступает на первый вход элемента И 4, на втором входе которого находитс нулевой сигнал с пр мого выхода триггера 3. Кроме того, импульс опроса поступает в каждом канале 10 на вход блока 14 задержек. Врем задержки каждого выхода блока 14 подобрано так, что врем подачей импульса опроса и его приходом на информационный вход регистра 1 равно целому числу тактов синхронизации . Чем ниже приоритет канала.

тем на большее число тактов должен быть задержан импульс опроса в этом . канале,

В канале с приоритетом один с первого выхода элемента задержки импульс поступает на первый элемент И 15 группы своего канала, а канале в приоритетом два - на второй и т.д.

Указанные элементы И 15 групп открыты сигналами с дешифраторов 13, поэтому задержанные в каждом канале . на разные промежутки времени импульсы проход т через соответствующие элементы И 15 групп и через элементы ИЛИ 16 по вл ютс на входе элемента И 18 своего канала.

Пусть сигналы запросов на прерьша- ние имеютс на входах 17 п того и всех последующих каналов. Тогда элементы И 18 этих каналов открыты и на информационном входе регистра 1 по вл етс сери импульсов.с объединенного выхода каналов 10, причем по вление первого импульса совпадает с п тым тактом синхронизации на выходе 8. Импульс с объединенного выхода каналов 10 поступает на вход элемента И 5 и на единичный вход триггера 3, но так как триггер 3 находитс в нулевом состо нии, элемент И 5 открыт и импульс проходит на информационный вход регистра .

Так как триггер 6 находитс в нулевом состо нии, то регистр I готов к последовательному приему импульсов. В следующем такте синхронизации в последний разр д регистра 1 записываетс единица, триггер 3 переходит в единичное состо ние и сигналом с инверсного выхода закрывает элемент И 5, поэтому импульсы от каналов с младшими приоритетами (импульсы от шесто- го и последующих каналов) на вход регистра 1 не попадают. С каждым последующим тактом синхронизации содержимое регистра 1 смещаетс по направлению к первому разр ду. В момент формировани последующего импульса опроса (в нулевой такт второго цикла) единица находитс в п том разр де регистра 1.

Так как триггер 3 находитс в единичном состо нии, элемент И 4 открыт и сигнал опроса устанавливает триггер 6 в единичное состо ние. Сигналы с выхода триггера 6 перевод т 1 в режим параллельного хранени . В одном из разр дов регистра 1 (в данном

314

случае в п том) хранитс единица, занесенна каналом, имеющим запрос с самьм высшим приоритетом, причем номер разр да совпадает с приоритетом этого канала. Сигнал с выхода 7 требует перехода к подпрограмме обслуживани запроса от канала, приоритет определ етс содержимым регистра 1.

После перехода к подпрограмме об- служивани запроса на вход 19 подаетс сигнал сброса, устанавливающий триггеры 3 и 6 и регистр 1 в нулевое состо ние. Но окончании действи этого сигнала устройство готово к обработке следующих запросов. Смену приоритетов каналов целесообразно осуществл ть при наличии сигнала на вхо- де 19.

Claims

Формула изобретени

Многоканальное устройство переменного прРИоритета, содержащее каналы, а в каждом канале регистр, дешифра- тор, группу элементов И, элемент ИЛИ, элемент И, причем- кажда группа кодовых входов устройства соединена с группой информационных входов регистра одноименного канала, группа выхо- дов регистра каждого канала соединена с группой входов дешифратора своего канала, каждый выход дешифратора канала соединен с первым входом соответствующего элемента И группы своего канала, выходы элементов И группы в каждом канале соединены с входами элемента ИЛИ своего канала, выход элемента ИЛИ соединен с первым входом элемента И своего канала, о т л Ичающеес тем, что, с целью

474.

упрощени устройства за счет умень- j шени числа линий св зи между каналами , устройство содержит два триггера, регистр сдвига, первый и второй элементы И, а в каждом канале - блок задержек, причем вход опроса устройства соединен с первым входом первого элемента И, вход сброса устройства соединен с входами сброса первого и второго триггеров и регистра сдвига, выходы элементов И каналов объединены через монтажное ИЛИ и соединены с единичным входом первого триггера и с первым входом второго элемента И, второй вход которого соединен с инверсным выходом первого триггера, вьгход второго элемента И соединен с

информационным входом регистра сдвига , пр мой выход первого триггера соединен с вторым входом первого элемента И, выход которого соединен с единичным входом второго триггера, пр мой выход которого соединен с входом управлени записью регистра сдвига, вход управлени сдвигом которого соединен с инверсным выходом второго триггера, пр мой выход которого вл етс сигнальным выходом устройства , тактовый вход которого соединен с тактовым входом первого триггера и регистра сдвига, выходы которого вл ютс информационными выходами устройства, вход опроса устройства соединен с входом блока задержек всех каналов, каждый виход блока задержек соединен с вторым входом одноименногст элемента И группы своего канала, второй вход элемента И каждого из которых соединен с одноименным запросным входом устройства.

5 Ч АА . А

. s-чзО