JPH04270525A - デジタル・データ送信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル・データ送信シ
ステムに関し、特に受信、送信回路がそれぞれ独立した
刻時回路を有する逐次デジタル・データ・ストリームの
位相関係を直ちに確立する回路に関する。

【０００２】

【従来の技術】逐次のデジタル・データを送信する際、
送信する逐次デジタル・データのコードを受信端末ない
し受信器で同期化するために、データ・パルスに加えて
一連のクロック・パルスを用意する必要がある。従来の
既知の送信システムでは、このために２つの送信ライン
ないし経路、あるいは２つのチャネル、即ち１つはデー
タ信号そしてもう１つは刻時信号用に必要であった。２
重送信経路（あるいは２つのチャネル）の必要性を避け
ようとして、クロックとデータ信号を組み合わせた結果
、自動刻時コードが発達した。マンチェスター・コード
はそのような自動刻時コードの１つである。マンチェス
ター・エンコーダは、クロックとデータを受信し、それ
らを単一出力に組み合わせて、受信端末に単一送信ライ
ンで送信することができる。自動刻時データ（即ち逐次
デジタル・データ・ストリーム）は受信端末に到着する
とデコーダにより処理され、入力された自動刻時コード
信号からデータとクロックの両方が別々に抽出される。 一般的に、これらの従来の送信方式は、逐次デジタル・
データ・ストリームと受信器のタイミングを確立するた
め、いくつかのビット・タイムを必要とする。これはと
きどき、プロトコル内で定義されたプリアンブルで達成
されることがある。従って、入力データの位相関係に対
応するため、事実上瞬間的に位相関係を変えることので
きる装置を提供することが必要である。

【０００３】

【発明が解決しようとする課題】　本発明の目的は、入
力データの位相関係に対応するため、事実上瞬間的に位
相関係を変える装置を提供することにある。

【０００４】

【課題を解決するための手段】第１および第２のバスに
それぞれ接続された第１のユニットと第２のユニットの
間で逐次デジタルデータ・ストリームを送信するデジタ
ル・データ送信システムに於て、第１の装置は第１のバ
スを送信媒体にインターフェイスし、第２の装置は第２
のバスを送信媒体にインターフェイスする。第１と第２
のユニット及び第１と第２の装置はそれぞれそれ自身の
クロック回路を有する。第１と第２の装置はそれぞれ、
第１のバスの送信期間中に第１のバスから受信された逐
次データに対応して逐次デジタルデータ・ストリームを
送信媒体に出力するエンコーダで構成される。エンコー
ダは逐次デジタルデータ・ストリームを、第１のバスの
休止期間中に予定の形式で送信媒体に出力する。休止期
間と送信期間の間の送信の初めに出力された逐次データ
と逐次デジタルデータ・ストリームの位相関係は、単一
ビット・タイムで確立される。デーコーダーは送信媒体
から入力された逐次デジタルデータ・ストリームを復号
し、情報のビット値を判定する。受信器ないし送信器は
、第１のバスと装置の間の信号を結合する。

【０００５】

【実施例】本発明の装置及び方法を説明する前に、本発
明の装置を使用することのできるシステム環境を理解す
ることは有用と思われる。図１は本発明による装置が含
まれるプロセス制御システム１０のブロック図を示す。 プロセス制御システム１０には工場管理ネットワーク１
１が含まれ、その中でプロセス制御器２０は、汎用制御
ネットワーク（ＵＣＮ）１４からネットワーク・インタ
ーフェイス・モジュール（ＮＩＭ）　６０２を通して工
場管理ネットワーク１１に有効に接続されている。プロ
セス制御システム１０の実施例では、追加のプロセス制
御器２０を、対応する汎用制御ネットワーク（ＵＣＮ）
１４及びネットワーク・インターフェイス・モジュール
　６０２を経て工場管理ネットワーク１１に有効に接続
することができる。プロセス制御器２０はアナログ入出
力信号及びデジタル入出力信号（それぞれＡ／Ｉ、Ａ／
Ｏ、Ｄ／Ｉ、Ｄ／Ｏ）を、バルブ、圧力スィッチ、圧力
計、熱電対などを含む様々な現場装置（図示せず）から
プロセス制御システム１０へインターフェイスする。

【０００６】工場管理ネットワーク１１は、工場オペレ
ータと連係して制御プロセスの全体的な監視機能を提供
し、監視機能を遂行するのに必要な情報全てを獲得し、
オペレータにインターフェイスを提供する。工場管理ネ
ットワーク１１は複数の物理的モジュールを含み、それ
には汎用オペレータ・ステーション（ＵＳ）　１２２、
アプリーケーション・モジュール（ＡＭ）１２４、経過
モジュール（ＨＭ）１２６、コンピュータ・モジュール
（ＣＭ）　１２８及び制御されているプロセスに必要な
制御、監視機能を遂行する必要に応じ、それらのモジュ
ールの複製（及び追加モジュール・タイプ、図示せず）
が含まれる。それらの物理的モジュールの各々は、それ
らのモジュールの交信を必要に応じて可能にするローカ
ル制御ネットワーク（ＬＣＮ）１２０と接続されている
。ＮＩＭ６０２は　ローカル制御ネットワーク（ＬＣＮ
）１２０と汎用制御ネットワーク１４の間のインターフ
ェイスを提供する。工場管理ネットワーク１１と物理的
モジュールのより完全な説明は、米国特許第　４，６０
７，２５６号を参照することで得ることができる。

【０００７】図２は本発明の装置を含むプロセス制御器
２０のブロック図を示している。プロセス制御システム
１０の実施例のプロセス制御器２０は、一次及び二次制
御器として効果的に作動する制御器Ａ３０及び制御器Ｂ
４０を含んでいる。制御器Ａ３０及び制御器Ｂ４０はＵ
ＣＮ１４に接続されており、実施例のＵＣＮ１４は通信
冗長性目的のためにＵＣＮ（Ａ）１４Ａ及びＵＣＮ（Ｂ
）１４Ｂで構成されている。入出力モジュール２１は現
場装置とインターフェイスし、現場装置にはバルブや圧
力スィッチ、圧力計、熱電対など様々あるが、それらは
アナログ入力（Ａ／Ｉ）、アナログ出力（Ａ／Ｏ）、デ
ジタル入力（Ｄ／Ｉ）、デジタル出力（Ｄ／Ｏ）となり
得る。制御器Ａ３０はバスＡ２２を通して各々の入出力
モジュール２１とインターフェイスし、制御器Ｂ４０は
バスＢ２３を通して各々の入出力モジュール２１とイン
ターフェイスしている。更に、再び通信冗長性目的のた
めに、制御器Ａ３０はまたバスＢ２３に接続され、制御
器Ｂ４０はバスＡ２２に接続されている。

【０００８】制御器Ａ３０と制御器Ｂ４０は３つの媒体
、即ちＵＣＮ１４と、制御器、バスＡ２２、バスＢ２３
の間のリンク１３、及び逐次の入出力リンクである実施
例内のバスＡとバスＢを通して互いに交信することがで
きる。１つの制御器（制御器Ａ３０ないし制御器Ｂ４０
）は一次制御器として作動し、他の制御器は二次制御器
として作動する（制御器Ａ３０に故障が生ずれば、制御
器Ｂ４０は実質的に開始ないし初期化時間なしにその制
御機能を行う用意があるという点で、バックアップと云
うよりも予備モードで）。予定時間ベースで、一次制御
器に指定された制御器により点処理が行われ、入出力モ
ジュール２１と交信する。更に、一次制御器として作動
している制御器は工場管理ネットワーク１１と交信し、
状態や経過を報告し、汎用ステーション　１２２を通し
てオペレータからの命令などの工場管理ネットワーク１
１からの入力を受け入れる。更に、一次制御器により維
持されるデータベースは、リンク１３を通して二次制御
器と交信される。上述したように、１つの制御器は二次
制御器として作動するが、二次制御器はプロセス制御器
２０には必要のないことが当技術に熟達した者には理解
されよう。

【０００９】図３は、入出力モジュールのブロック図を
示す。トランシーバー（アンチジャバー回路）　２０１
は、バスＡ２２とバスＢ２３とインターフェイスしてい
る。トランシーバー　２０１は実施例ではインテル　８
０Ｃ３１のタイプのものであるマイクロ制御器（Ｍ制御
器）　２０２とインターフェイスしている。マイクロ制
御器は、ローカル・バス　２０３と結合しており、ロー
カル・バス　２０３に付設されているＥＰＲＯＭ２０４
とＲＡＭ　２０５を含んでいる。ＲＡＭ　２０５は入出
力モジュール２１のデータベースを形成する情報を含ん
でいる。ＥＰＲＯＭ　２０４はマイクロ制御器　２０２
が用いるプログラム情報を含んでいる。ローカル・バス
　２０３に更に付設されているのは、入出力リンク（バ
スＡ２２、バスＢ２３）から入出力リンク・アドレス情
報を受け取る入力バッファ　２０６である。出力バッフ
ァ（バッファ・アウト）　２０８は、ローカル・バス　
２０３に接続されている。アプリケーション特定回路　
２０９もローカル・バス　２０３に接続されており、ロ
ーカル・バス　２０３を通して入力バッファ　２０６と
出力バッファ　２０８、及びマイクロ制御器　２０２と
インターフェイスしている。アプリケーション特定回路
　２０９は、入出力モジュールを結合する現場装置によ
って入出力モジュール毎に変化する。現場装置がデジタ
ル入力を必要とする種類のものであれば、アプリケーシ
ョン特定回路　２０９には、デジタル入力を、入出力モ
ジュールの残りとインターフェイスする事前に定義され
た形式に配列するため、そのロジックを含むことになる
。 同様に現場装置がアナログ入力を必要とするものであれ
ば、アプリケーション特定回路　２０９にはアナログ入
力信号を再び事前に定義した形式と一致した形式に（ア
ナログ・デジタル変換器を通して）変換するロジックが
含まれる。このようにして、入出力モジュールは特定入
出力モジュール・タイプと称される。マイクロ制御器　
２０２はアプリケーション特定回路　２０９のために入
出力処理（ないし前処理）を行う。前処理はタイプ（即
ちＡ／Ｉ，Ａ／Ｏ．．．．）によって各入出力モジュー
ル２１毎に変化し、本質的に前処理は、アプリケーショ
ン特定回路からの信号を制御器Ａ３０、制御器Ｂ４０に
互換できる形式に変換し、制御器Ａ３０、制御器Ｂ４０
からの信号を入出力モジュール２１と互換性のある形式
に入れることからなる。行われる一部前処理には、ゼロ
点移動、線形化（熱電対の線形化）、ハードウエア補正
、補償（利得補償、ゼロ補償）、基準接点補償、校正補
正、変換、警報（限界）のチェック、予定の大きさ（即
ち工学ユニット、正規化ユニット、スケールのパーセン
ト）を持つ予定の形式内の信号を生成することが含まれ
る。実施例では、７種類のアプリケーション特定回路が
用意されており、それらには高度アナログ入力、低度ア
ナログ入力、アナログ出力、デジタル入力、デジタル出
力、スマート送信器インターフェイス、パルス入力カウ
ンタがある。

【００１０】一部の構成（図２を参照）及び特に制御器
Ａ３０と入出力モジュール２１の間の距離が比較的大き
くなると、バスＡ２２はノイズを受け易くなる。それら
の外乱を削減するため、光学ファイバー・リンクを利用
することができる。図４は、制御器Ａ３０と入出力モジ
ュール２１の間に光学ファイバー・リンク５１（当明細
書ではときどき、光学ファイバー・リンクないしファイ
バー・リンクと称する）を含む本発明の実施例の逐次デ
ジタルデータ送信システムのブロック図を示す（制御器
Ｂ４０とバスＢ２３はここでは簡明にするため省略した
）。本発明の装置６０は、金属リンク３２（これはプロ
セス制御システム１０の実施例ではバスＡ２２の一部を
も形成する入出力用のバックプレイン配線）と光学ファ
イバー・リンク５１の間のインターフェイスを提供して
いる。制御器３０は、装置６０のロジックを含む入出力
ユニット３１を含んでいる。装置６０の送信端末（Ｔ）
は電気・光変換器（Ｅ／Ｏ）５２に接続されており、入
出力ユニット３１の受信端末Ｒは光・電気変換器（Ｏ／
Ｅ）５３に接続されており、Ｏ／Ｅ５３はＥ／Ｏ５２か
ら光学ファイバー・リンク５１に接続されている。 本発明の装置６０は、金属リンク３２と装置６０の間の
信号を結合する送受信器（Ｒ／Ｔ）Ｒ／Ｔ６１を含んで
いる。Ｅ／Ｏ５２’　を通して入出力ユニット３１から
受信した信号は、装置６０のＲ端末からデコーダ６２へ
結合され、デコーダの出力信号はＲ／Ｔ６１を通して金
属リンク３２に結合される。装置６０がＲ／Ｔ６１を通
して入出力モジュール２１のいずれかから受けた信号は
、エンコーダ６３に結合され、エンコーダの出力は引き
続き光学ファイバー・リンク５１に送信するため装置６
０のＴ端末に結合される。本発明の実施例の装置６０を
次に説明する。

【００１１】図４のシステムの動作について説明すると
、入出力モジュール２１はオンラインで、制御器３０（
制御器３０には金属リンク３２’　を通して接続された
複数モジュールが含まれ、入出力ユニット３１はまた装
置６０に対応するロジックを含んでいる）からの金属リ
ンク３２上の交信のため待機（聴取）している。休止状
態では、金属リンク３２上には信号はない（即ち金属リ
ンク３２は不活性）。従って金属リンク３２上の信号Ａ
　　ＰＬＵＳ、Ａ　　ＭＩＮＵＳは図５に示すが、実施
例では平衡なラインである。光学ファイバー・リンク５
１は休止状態であっても常に活性で、休止状態中にＤ０
　のストリングとして「１」データ・ビットのＦＩＢＥ
ＲＳＩＧを送信する。 入出力モジュール２１が制御器３０と交信することを望
めば、「０」とその後に妥当な文字を続けて送信し始め
る。妥当な文字を金属リンク３２から受け取ると、装置
６０はドライバー（図示せず）をオンにし、光学ファイ
バー・リンク５１’　を妥当な文字で駆動する。受信の
終わりには、デコーダ（入出力ユニット３１のもの、図
示せず）は関連ドライバー（図示せず）をオンにして金
属リンク３２’　を駆動する。これは一般的に入出力モ
ジュール２１から制御器３０への送信を記述するもので
ある。同様の動作が光学ファイバー・リンク５１’’を
通して制御器３０から入出力モジュール２１への送信に
ついても起こることは、当技術に熟達した者には理解さ
れよう。ファイバー・リンク上の「１」から「０」への
転移（金属リンクから受信した文字のＩＯＰからの送信
の初めでの）は、ＩＯＰと装置６０は全てそれぞれそれ
自身の刻時回路を持っているので、休止状態でファイバ
ーが送信しているものとの位相関係はない。図５は上記
の説明に関連した状況を示すものである。光学ファイバ
ー・リンク５１上の信号（ＦＩＢＥＲＳＩＮＧ）は、金
属リンク３２の休止状態中に「１」（ビットＤ０　で示
す）を送信する。デジタルデータ・ストリームはどの時
点でも金属リンク３２に加えることができ、最初のビッ
ト（Ｄ１　）は「０」となる。図５ではビットＤ１　を
ファイバーリンク上の「１」データビットＤ０　の終わ
りの前に開始されているように描いている。このように
して、位相関係は直ちに確立することができる。

【００１２】図６は本発明の実施例による装置６０のエ
ンコーダ６３の論理図である。金属リンク３２の平衡ラ
インは信号Ａ　　ＰＬＵＳ、Ａ　　ＭＩＮＵＳを作動ド
ライバー／受信器（Ｒ／Ｔ）６１に結合する。本発明の
実施例では、当技術に熟達した者にはよく知られている
回路であるＤＳ３６９５が用いられている。Ｒ／Ｔ６１
の出力は信号ＤＡＩＮＯでエンコーダ６３に結合される
。入力信号のＴＭＤＡＴＡは制御器３０から得られた信
号で、ＩＯＰ２１に向けて金属リンク３２に結合される
。ＩＯＰの金属リンク３２に接続した装置６０だけの説
明をここで行うが、当技術に熟達した者には、制御器３
０の入出力ユニット３１のロジックは、装置６０への送
信及び装置６０からのデータの受信についても同様に作
動することが当技術に熟達した者には理解されよう。

【００１３】再び図６に関し、エンコーダ６３について
説明する。Ｒ／Ｔ６１からの信号のＤＡＩＮＯは第１の
フリップフロップ（ＦＦ１）　６０１に入力される。休
止状態では、ＤＡＩＮＯが高い（正ロジックに対してロ
ジック１）。４クロック時の後、シフトレジスタ配列に
接続された第１のフリップフロップ　６０１及び第２フ
リップフロップ６０２、第３フリップフロップ６０３、
そして第４フリップフロップ　６０４（ＦＦ２，ＦＦ３
，ＦＦ４）はそれぞれすべて高くなる。　カウンタ６１
０は、クリア端末への入力が低い場合、クロック・パル
スをカウントし続ける。ＦＦ２　６０２の出力はインバ
ーター６１１により反転され、ＡＮＤゲート　６１２に
結合される。ＦＦ４　６０４の出力もＡＮＤゲート６１
２に接続されている。カウンタ６１０のクリア端末に接
続されたＡＮＤゲート　６１２の出力は、フリップフロ
ップ２から出力された信号が高から低へ反転されそれに
よりＡＮＤゲート　６１２を無効化しているので、休止
状態中は低くなる。４ビット２値カウンタであるカウン
タ　６１０は、第１の専用ＯＲゲート６２０に接続され
た第２の出力ＱＢ、第１の専用ＯＲゲート６２０と第２
の専用ＯＲゲート６２１に結合された第３の出力ＱＣ、
及び第２の専用ＯＲゲート６２１に接続された第４の出
力ＱＤを有している。第１の専用　ＯＲゲート６２０か
らの出力は、デコーダ６２２により反転され、　ＮＡＮ
Ｄゲート６２３に接続される。　第２の専用ＯＲゲート
６２１の出力はＮＡＮＤゲート６２３に接続している。 ＮＡＮＤゲートの出力Ｄ６　は次にフリップフロップ６
（ＦＦ６）　６０６に結合され、フリップフロップ６６
０６の出力は専用ＯＲゲート　６２５に結合している。 フリップフロップ２　６０２の出力はまた専用ＯＲゲー
ト６２５と結合している。専用ＯＲゲート　６２５の出
力のＸＯＲＳはフリップフロップ５（ＦＦ５）　６０５
に接続しており、ＦＦ５　６０５のＤＡＯＵＴで表した
出力は、ドライバー　６２８に結合している。本発明の
実施例のドライバーは、当技術に熟達した者にはよく知
られているＤＳ８９２２Ｄタイプのものである。ドライ
バー６２８の出力は、エンコーダの出力であり、電気・
光変換器（Ｅ／Ｏ）５２に結合している。カウンタ　６
１０の出力は専用ＯＲゲート及びＮＡＮＤゲート６２０
、６２１、６２２、６２３で組み合わされ、信号Ｄ６　
を生成する。信号Ｄ６　は図７に示す１６のクロック・
パルスからなる期間の事実上中心にある４クロック幅の
パルスである。図７は「１」と定義される出力休止デー
タ・パルスを生成する装置６０のタイミング図である。 ＤＡＯＵＴで表すフリップフロップ５の出力は電気・光
変換器（Ｅ／Ｏ）５２のドライバー／受信器の組合せに
適用されるので、光学ファイバー・リンク５１上に表れ
る信号は図５に描くものとなる。当技術に熟達した者に
とり、送信されている光学ファイバー・リンク５１上の
信号は光学的信号であり、図５に於て「０」はライトが
オン、「１」はライトがオフに対応するように描かれる
ことは明かである。

【００１４】図８は休止状態からデータ・フローの開始
への移行、即ち「１」から開始ビットである「０」への
移行のタイミング図である。図８で例えば、入力データ
ＤＡＩＮＯは高い状態からデータの開始の「０」ビット
を示す低い状態へ切り替わることが推測される。これは
ここで例えばクロック時間５の間として選択した、ラン
ダムなクロック時で生じる。その結果、第１から第４の
フリップフロップ６０１−６０４はすべて、図示するよ
うに先のフリップフロップが切り替わると、低い状態の
１クロック時に切り替わる。ＡＮＤゲート　６１２の作
用の結果、第２のフリップフロックが低く切り替わった
ときにカウンタはカウントを停止し、フリップフロップ
４からの第２の出力が低い状態に切り替わると、再びカ
ウントを始める。カウンタの出力は組み合わせられ、信
号Ｄ６を出力する。全ての信号の組合せからの結果の出
力を図８に示すが、「０」ビットがデータが切り替わっ
た２クロック時後に特に識別される。ＤＡＩＮＯが次に
例えば「１」に切り替わり、「１」状態（クロック１６
の後）の波形を開始することに留意する。これに関して
は既に休止状態について説明を行っており、その波形を
続け、図７に示す波形を持つためにフリップフロップ５
からの出力「１」を示す組合せを導くための単純な行為
である。

【００１５】図９は本発明による実施例のデコーダ６２
の論理図である。受信器　６７１はＯ／Ｅ５２’　から
の入力信号ＦＤＲＸを受信し、入力逐次デジタルデータ
・ストリームないし逐次デジタルデータ信号をフリップ
フロップ　６７２を通してシフト・レジスター　６７３
に結合する（入力信号はＦＤＡＴＩＮで表す）。受信器
　６７１は当技術に熟達した者にはよく知られているＤ
Ｓ８９２２Ｒ　のタイプのものである。シフト・レジス
ター　６７３の出力は第１のＮＡＮＤゲート　６７４及
び第２のＮＡＮＤゲート　６７５に結合し、一部の出力
は変換されている。「０」ビットが検出されると、第１
のＮＡＮＤゲート　６７４はゼロ信号を出力し、「１」
ビットが検出されると、第２のＮＡＮＤゲート　６７５
は１信号を出力する。第１、第２のＮＡＮＤゲートの出
力を下記の表１に示す。第１および第２のＮＡＮＤゲー
ト６７４、６７５からの出力は次に一連のフリップフロ
ップを通して結合され、特にその信号はＪＫフリップフ
ロップ６７６、６７７に保持され、ＪＫフリップフロッ
プ　６７７の出力はＲ／Ｔ６１と結合して、金属リンク
３２に結合される。 図１０は図９のデコーダの作動のタイミング図である。 同様に、「１」ビットの復号を示すことができる。

【００１６】以上本発明の実施例とみなされるものを明
らかにしたが、本発明の本質的な趣旨や範囲を逸脱せず
に多くの変更や修正を行うことができることは明かであ
る。したがって本発明の範囲内に入るそのような全ての
変更や修正は、特許請求の範囲によりカバーするものと
する。

【００１７】 ここでＸ＝気にしない

【００１８】

【発明の効果】以上のように本発明は、入力データの位
相関係に対応するため、事実上瞬間的に位相関係を変え
ることができる。

【図面の簡単な説明】

【図１】本発明を利用することのできるプロセス制御シ
ステムのブロック図である。

【図２】本発明を利用することのできるＩ／Ｏモジュー
ルを含むプロセス制御器のブロック図である。

【図３】本発明による装置とインターフェイスするＩ／
Ｏモジュールのブロック図である。

【図４】本発明による送信システムのブロック図である
。

【図５】図４の送信システムで用いる信号のタイミング
図である。

【図６】本発明の実施例による装置のエンコーダの論理
図である。

【図７】ファイバー・リンク上の送信用エンコーダによ
るロジック１信号の生成のタイミング図である。

【図８】休止状態からデータ・フローの開始への移行の
タイミング図である。

【図９】本発明による実施例のデコーダの論理図である
。

【図１０】図９のデコーダの作動のタイミング図である
。

【符号の説明】

１１　　工場管理ネットワーク ２０　　プロセス制御器 ３０　　制御器Ａ　　　　４０　　制御器Ｂ２２　　バ
スＡ　　　　　　２３　　バスＢ６２　　デコーダ ６３　　エンコーダ ２０１　トランシーバー

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のユニットと第２のユニットの間で逐
   次デジタルデータ・ストリームを送信し、前記逐次デジ
   タルデータ・ストリームは一連の２値ビット値を持ち、
   前記ビット値は転送する情報を含み、各々のビット値は
   事前に定義された数のクロック時を有し、前記第１のユ
   ニットは第１のバスに接続され、第２のユニットは第２
   のバスに接続され、第１の装置は前記第１のバスを送信
   媒体にインターフェイスし、前記第１のユニット、前記
   第２のユニット、前記第１の装置および前記第２の装置
   はそれぞれ前記の第１及び第２のそれぞれのクロック時
   を判定する第１、第２、第３、第４の刻時回路を含むデ
   ジタル・データ送信システムにおいて、前記逐次デジタ
   ルデータ・ストリームを前記送信媒体に出力し、前記送
   信媒体に出力される逐次デジタルデータ・ストリームは
   前記第１のユニットによるデータ送信期間中に前記第１
   のバスから受信した逐次データに対応し、前記送信媒体
   に出力された逐次デジタルデータは前記第１のバスの休
   止期間中の事前に決められた逐次データ・パターンに対
   応し、第１のバス上の逐次データと送信媒体上に出力さ
   れたデータの位相関係は単一のビット時間内で確立され
   、ビット時間は最初に事前に決められた数のクロック時
   を持つエンコーダ手段と、前記送信媒体から入力された
   前記逐次デジタルデータ・ストリームの各々のクロック
   時を復号し、前記逐次デジタルデータ・ストリームの情
   報のビット値を判定するデコーダ手段と、前記装置と前
   記第１のバスの間の情報を結合し、前記情報は単一ビッ
   ト時で確立された位相関係を持つ前記エンコーダ手段に
   より前記第１のバスから逐次デジタルデータ・ストリー
   ム書式で前記送信媒体上への送信のためのデータ送信期
   間中に受信された逐次データとして第１のバスから前記
   装置へ結合され、また前記情報は前記第１のバスの逐次
   データ形式で前記デコーダ手段により復号された２値デ
   ータ値として前記第１のバスに結合される送受信器手段
   からなる符号化、復号化用ゼロ同期装置。