JP3252229B2 - デジタル・データ送信システム - Google Patents

デジタル・データ送信システム

Info

Publication number
JP3252229B2
JP3252229B2 JP22972491A JP22972491A JP3252229B2 JP 3252229 B2 JP3252229 B2 JP 3252229B2 JP 22972491 A JP22972491 A JP 22972491A JP 22972491 A JP22972491 A JP 22972491A JP 3252229 B2 JP3252229 B2 JP 3252229B2
Authority
JP
Japan
Prior art keywords
bus
unit
digital data
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22972491A
Other languages
English (en)
Other versions
JPH04270525A (ja
Inventor
ロナルド・アール・ホップス
Original Assignee
ハネウエル・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インコーポレーテッド filed Critical ハネウエル・インコーポレーテッド
Publication of JPH04270525A publication Critical patent/JPH04270525A/ja
Application granted granted Critical
Publication of JP3252229B2 publication Critical patent/JP3252229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/417Bus networks with decentralised control with deterministic access, e.g. token passing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はデジタル・データ送信シ
ステムに関し、特に受信、送信回路がそれぞれ独立した
刻時回路を有する逐次デジタル・データ・ストリームの
位相関係を直ちに確立する回路に関する。
【0002】
【従来の技術】逐次のデジタル・データを送信する際、
送信する逐次デジタル・データのコードを受信端末ない
し受信器で同期化するために、データ・パルスに加えて
一連のクロック・パルスを用意する必要がある。従来の
既知の送信システムでは、このために2つの送信ライン
ないし経路、あるいは2つのチャネル、即ち1つはデー
タ信号そしてもう1つは刻時信号用に必要であった。2
重送信経路(あるいは2つのチャネル)の必要性を避け
ようとして、クロックとデータ信号を組み合わせた結
果、自動刻時コードが発達した。マンチェスター・コー
ドはそのような自動刻時コードの1つである。マンチェ
スター・エンコーダは、クロックとデータを受信し、そ
れらを単一出力に組み合わせて、受信端末に単一送信ラ
インで送信することができる。自動刻時データ(即ち逐
次デジタル・データ・ストリーム)は受信端末に到着す
るとデコーダにより処理され、入力された自動刻時コー
ド信号からデータとクロックの両方が別々に抽出され
る。一般的に、これらの従来の送信方式は、逐次デジタ
ル・データ・ストリームと受信器のタイミングを確立す
るため、いくつかのビット・タイムを必要とする。これ
はときどき、プロトコル内で定義されたプリアンブルで
達成されることがある。従って、入力データの位相関係
に対応するため、事実上瞬間的に位相関係を変えること
のできる装置を提供することが必要である。
【0003】
【発明が解決しようとする課題】 本発明の目的は、入
力データの位相関係に対応するため、事実上瞬間的に位
相関係を変える装置を提供することにある。
【0004】
【課題を解決するための手段】第1および第2のバスに
それぞれ接続された第1のユニットと第2のユニットの
間で逐次デジタルデータ・ストリームを送信するデジタ
ル・データ送信システムに於て、第1の装置は第1のバ
スを送信媒体にインターフェイスし、第2の装置は第2
のバスを送信媒体にインターフェイスする。第1と第2
のユニット及び第1と第2の装置はそれぞれそれ自身の
クロック回路を有する。第1と第2の装置はそれぞれ、
第1のバスの送信期間中に第1のバスから受信された逐
次データに対応して逐次デジタルデータ・ストリームを
送信媒体に出力するエンコーダで構成される。エンコー
ダは逐次デジタルデータ・ストリームを、第1のバスの
休止期間中に予定の形式で送信媒体に出力する。休止期
間と送信期間の間の送信の初めに出力された逐次データ
と逐次デジタルデータ・ストリームの位相関係は、単一
ビット・タイムで確立される。デーコーダーは送信媒体
から入力された逐次デジタルデータ・ストリームを復号
し、情報のビット値を判定する。受信器ないし送信器
は、第1のバスと装置の間の信号を結合する。
【0005】
【実施例】本発明の装置及び方法を説明する前に、本発
明の装置を使用することのできるシステム環境を理解す
ることは有用と思われる。図1は本発明による装置が含
まれるプロセス制御システム10のブロック図を示す。プ
ロセス制御システム10には工場管理ネットワーク11が含
まれ、その中でプロセス制御器20は、汎用制御ネットワ
ーク(UCN)14からネットワーク・インターフェイス
・モジュール(NIM) 602を通して工場管理ネットワ
ーク11に有効に接続されている。プロセス制御システム
10の実施例では、追加のプロセス制御器20を、対応する
汎用制御ネットワーク(UCN)14及びネットワーク・
インターフェイス・モジュール 602を経て工場管理ネッ
トワーク11に有効に接続することができる。プロセス制
御器20はアナログ入出力信号及びデジタル入出力信号
(それぞれA/I、A/O、D/I、D/O)を、バル
ブ、圧力スィッチ、圧力計、熱電対などを含む様々な現
場装置(図示せず)からプロセス制御システム10へイン
ターフェイスする。
【0006】工場管理ネットワーク11は、工場オペレー
タと連係して制御プロセスの全体的な監視機能を提供
し、監視機能を遂行するのに必要な情報全てを獲得し、
オペレータにインターフェイスを提供する。工場管理ネ
ットワーク11は複数の物理的モジュールを含み、それに
は汎用オペレータ・ステーション(US) 122、アプリ
ーケーション・モジュール(AM)124、経過モジュー
ル(HM)126、コンピュータ・モジュール(CM) 12
8及び制御されているプロセスに必要な制御、監視機能
を遂行する必要に応じ、それらのモジュールの複製(及
び追加モジュール・タイプ、図示せず)が含まれる。そ
れらの物理的モジュールの各々は、それらのモジュール
の交信を必要に応じて可能にするローカル制御ネットワ
ーク(LCN)120と接続されている。NIM602は ロ
ーカル制御ネットワーク(LCN)120と汎用制御ネッ
トワーク14の間のインターフェイスを提供する。工場管
理ネットワーク11と物理的モジュールのより完全な説明
は、米国特許第 4,607,256号を参照することで得ること
ができる。
【0007】図2は本発明の装置を含むプロセス制御器
20のブロック図を示している。プロセス制御システム10
の実施例のプロセス制御器20は、一次及び二次制御器と
して効果的に作動する制御器A30及び制御器B40を含ん
でいる。制御器A30及び制御器B40はUCN14に接続さ
れており、実施例のUCN14は通信冗長性目的のために
UCN(A)14A及びUCN(B)14Bで構成されてい
る。入出力モジュール21は現場装置とインターフェイス
し、現場装置にはバルブや圧力スィッチ、圧力計、熱電
対など様々あるが、それらはアナログ入力(A/I)、
アナログ出力(A/O)、デジタル入力(D/I)、デ
ジタル出力(D/O)となり得る。制御器A30はバスA
22を通して各々の入出力モジュール21とインターフェイ
スし、制御器B40はバスB23を通して各々の入出力モジ
ュール21とインターフェイスしている。更に、再び通信
冗長性目的のために、制御器A30はまたバスB23に接続
され、制御器B40はバスA22に接続されている。
【0008】制御器A30と制御器B40は3つの媒体、即
ちUCN14と、制御器、バスA22、バスB23の間のリン
ク13、及び逐次の入出力リンクである実施例内のバスA
とバスBを通して互いに交信することができる。1つの
制御器(制御器A30ないし制御器B40)は一次制御器と
して作動し、他の制御器は二次制御器として作動する
(制御器A30に故障が生ずれば、制御器B40は実質的に
開始ないし初期化時間なしにその制御機能を行う用意が
あるという点で、バックアップと云うよりも予備モード
で)。予定時間ベースで、一次制御器に指定された制御
器により点処理が行われ、入出力モジュール21と交信す
る。更に、一次制御器として作動している制御器は工場
管理ネットワーク11と交信し、状態や経過を報告し、汎
用ステーション 122を通してオペレータからの命令など
の工場管理ネットワーク11からの入力を受け入れる。更
に、一次制御器により維持されるデータベースは、リン
ク13を通して二次制御器と交信される。上述したよう
に、1つの制御器は二次制御器として作動するが、二次
制御器はプロセス制御器20には必要のないことが当技術
に熟達した者には理解されよう。
【0009】図3は、入出力モジュールのブロック図を
示す。トランシーバー(アンチジャバー回路) 201は、
バスA22とバスB23とインターフェイスしている。トラ
ンシーバー 201は実施例ではインテル 80C31のタイプの
ものであるマイクロ制御器(M制御器) 202とインター
フェイスしている。マイクロ制御器は、ローカル・バス
203と結合しており、ローカル・バス 203に付設されて
いるEPROM204とRAM 205を含んでいる。RAM
205は入出力モジュール21のデータベースを形成する情
報を含んでいる。EPROM 204はマイクロ制御器 202
が用いるプログラム情報を含んでいる。ローカル・バス
203に更に付設されているのは、入出力リンク(バスA
22、バスB23)から入出力リンク・アドレス情報を受け
取る入力バッファ 206である。出力バッファ(バッファ
・アウト) 208は、ローカル・バス 203に接続されてい
る。アプリケーション特定回路 209もローカル・バス 2
03に接続されており、ローカル・バス 203を通して入力
バッファ 206と出力バッファ 208、及びマイクロ制御器
202とインターフェイスしている。アプリケーション特
定回路 209は、入出力モジュールを結合する現場装置に
よって入出力モジュール毎に変化する。現場装置がデジ
タル入力を必要とする種類のものであれば、アプリケー
ション特定回路 209には、デジタル入力を、入出力モジ
ュールの残りとインターフェイスする事前に定義された
形式に配列するため、そのロジックを含むことになる。
同様に現場装置がアナログ入力を必要とするものであれ
ば、アプリケーション特定回路 209にはアナログ入力信
号を再び事前に定義した形式と一致した形式に(アナロ
グ・デジタル変換器を通して)変換するロジックが含ま
れる。このようにして、入出力モジュールは特定入出力
モジュール・タイプと称される。マイクロ制御器 202は
アプリケーション特定回路 209のために入出力処理(な
いし前処理)を行う。前処理はタイプ(即ちA/I,A
/O....)によって各入出力モジュール21毎に変化し、
本質的に前処理は、アプリケーション特定回路からの信
号を制御器A30、制御器B40に互換できる形式に変換
し、制御器A30、制御器B40からの信号を入出力モジュ
ール21と互換性のある形式に入れることからなる。行わ
れる一部前処理には、ゼロ点移動、線形化(熱電対の線
形化)、ハードウエア補正、補償(利得補償、ゼロ補
償)、基準接点補償、校正補正、変換、警報(限界)の
チェック、予定の大きさ(即ち工学ユニット、正規化ユ
ニット、スケールのパーセント)を持つ予定の形式内の
信号を生成することが含まれる。実施例では、7種類の
アプリケーション特定回路が用意されており、それらに
は高度アナログ入力、低度アナログ入力、アナログ出
力、デジタル入力、デジタル出力、スマート送信器イン
ターフェイス、パルス入力カウンタがある。
【0010】一部の構成(図2を参照)及び特に制御器
A30と入出力モジュール21の間の距離が比較的大きくな
ると、バスA22はノイズを受け易くなる。それらの外乱
を削減するため、光学ファイバー・リンクを利用するこ
とができる。図4は、制御器A30と入出力モジュール21
の間に光学ファイバー・リンク51(当明細書ではときど
き、光学ファイバー・リンクないしファイバー・リンク
と称する)を含む本発明の実施例の逐次デジタルデータ
送信システムのブロック図を示す(制御器B40とバスB
23はここでは簡明にするため省略した)。本発明の装置
60は、金属リンク32(これはプロセス制御システム10の
実施例ではバスA22の一部をも形成する入出力用のバッ
クプレイン配線)と光学ファイバー・リンク51の間のイ
ンターフェイスを提供している。制御器30は、装置60の
ロジックを含む入出力ユニット31を含んでいる。装置60
の送信端末(T)は電気・光変換器(E/O)52に接続
されており、入出力ユニット31の受信端末Rは光・電気
変換器(O/E)53に接続されており、O/E53はE/
O52から光学ファイバー・リンク51に接続されている。
本発明の装置60は、金属リンク32と装置60の間の信号を
結合する送受信器(R/T)R/T61を含んでいる。E
/O52' を通して入出力ユニット31から受信した信号
は、装置60のR端末からデコーダ62へ結合され、デコー
ダの出力信号はR/T61を通して金属リンク32に結合さ
れる。装置60がR/T61を通して入出力モジュール21の
いずれかから受けた信号は、エンコーダ63に結合され、
エンコーダの出力は引き続き光学ファイバー・リンク51
に送信するため装置60のT端末に結合される。本発明の
実施例の装置60を次に説明する。
【0011】図4のシステムの動作について説明する
と、入出力モジュール21はオンラインで、制御器30(制
御器30には金属リンク32' を通して接続された複数モジ
ュールが含まれ、入出力ユニット31はまた装置60に対応
するロジックを含んでいる)からの金属リンク32上の交
信のため待機(聴取)している。休止状態では、金属リ
ンク32上には信号はない(即ち金属リンク32は不活
性)。従って金属リンク32上の信号A PLUS、A
MINUSは図5に示すが、実施例では平衡なラインで
ある。光学ファイバー・リンク51は休止状態であっても
常に活性で、休止状態中にD0 のストリングとして
「1」データ・ビットのFIBERSIGを送信する。
入出力モジュール21が制御器30と交信することを望め
ば、「0」とその後に妥当な文字を続けて送信し始め
る。妥当な文字を金属リンク32から受け取ると、装置60
はドライバー(図示せず)をオンにし、光学ファイバー
・リンク51' を妥当な文字で駆動する。受信の終わりに
は、デコーダ(入出力ユニット31のもの、図示せず)は
関連ドライバー(図示せず)をオンにして金属リンク3
2' を駆動する。これは一般的に入出力モジュール21か
ら制御器30への送信を記述するものである。同様の動作
が光学ファイバー・リンク51''を通して制御器30から入
出力モジュール21への送信についても起こることは、当
技術に熟達した者には理解されよう。ファイバー・リン
ク上の「1」から「0」への転移(金属リンクから受信
した文字のIOPからの送信の初めでの)は、IOPと
装置60は全てそれぞれそれ自身の刻時回路を持っている
ので、休止状態でファイバーが送信しているものとの位
相関係はない。図5は上記の説明に関連した状況を示す
ものである。光学ファイバー・リンク51上の信号(FI
BERSING)は、金属リンク32の休止状態中に
「1」(ビットD0 で示す)を送信する。デジタルデー
タ・ストリームはどの時点でも金属リンク32に加えるこ
とができ、最初のビット(D1 )は「0」となる。図5
ではビットD1 をファイバーリンク上の「1」データビ
ットD0 の終わりの前に開始されているように描いてい
る。このようにして、位相関係は直ちに確立することが
できる。
【0012】図6は本発明の実施例による装置60のエン
コーダ63の論理図である。金属リンク32の平衡ラインは
信号A PLUS、A MINUSを作動ドライバー/
受信器(R/T)61に結合する。本発明の実施例では、
当技術に熟達した者にはよく知られている回路であるDS
3695が用いられている。R/T61の出力は信号DAIN
Oでエンコーダ63に結合される。入力信号のTMDAT
Aは制御器30から得られた信号で、IOP21に向けて金
属リンク32に結合される。IOPの金属リンク32に接続
した装置60だけの説明をここで行うが、当技術に熟達し
た者には、制御器30の入出力ユニット31のロジックは、
装置60への送信及び装置60からのデータの受信について
も同様に作動することが当技術に熟達した者には理解さ
れよう。
【0013】再び図6に関し、エンコーダ63について説
明する。R/T61からの信号のDAINOは第1のフリ
ップフロップ(FF1) 601に入力される。休止状態で
は、DAINOが高い(正ロジックに対してロジック
1)。4クロック時の後、シフトレジスタ配列に接続さ
れた第1のフリップフロップ 601及び第2フリップフロ
ップ602、第3フリップフロップ603、そして第4フリッ
プフロップ 604(FF2,FF3,FF4)はそれぞれ
すべて高くなる。 カウンタ610は、クリア端末への入力
が低い場合、クロック・パルスをカウントし続ける。F
F2 602の出力はインバーター611により反転され、A
NDゲート 612に結合される。FF4 604の出力もAN
Dゲート612に接続されている。カウンタ610のクリア端
末に接続されたANDゲート 612の出力は、フリップフ
ロップ2から出力された信号が高から低へ反転されそれ
によりANDゲート 612を無効化しているので、休止状
態中は低くなる。4ビット2値カウンタであるカウンタ
610は、第1のエクスクルーシブORゲート620に接続
された第2の出力QB、第1のエクスクルーシブORゲ
ート620と第2のエクスクルーシブORゲート621に結合
された第3の出力QC、及び第2のエクスクルーシブ
Rゲート621に接続された第4の出力QDを有してい
る。第1のエクスクルーシブ ORゲート620からの出力
は、デコーダ622により反転され、 NANDゲート623
に接続される。 第2のエクスクルーシブORゲート621
の出力はNANDゲート623に接続している。NAND
ゲートの出力D6 は次にフリップフロップ6(FF6)
606に結合され、フリップフロップ6606の出力はエク
スクルーシブORゲート 625に結合している。フリップ
フロップ2 602の出力はまたエクスクルーシブORゲー
ト625と結合している。エクスクルーシブORゲート 62
5の出力のXORSはフリップフロップ5(FF5)605
に接続しており、FF5 605のDAOUTで表した出力
は、ドライバー 628に結合している。本発明の実施例の
ドライバーは、当技術に熟達した者にはよく知られてい
るDS8922D タイプのものである。 ドライバー628の出力
は、エンコーダの出力であり、電気・光変換器(E/
O)52に結合している。カウンタ 610の出力はエクスク
ルーシブORゲート及びNANDゲート620、621、62
2、623で組み合わされ、信号D6 を生成する。信号D6
は図7に示す16のクロック・パルスからなる期間の事実
上中心にある4クロック幅のパルスである。図7は
「1」と定義される出力休止データ・パルスを生成する
装置60のタイミング図である。DAOUTで表すフリッ
プフロップ5の出力は電気・光変換器(E/O)52のド
ライバー/受信器の組合せに適用されるので、光学ファ
イバー・リンク51上に表れる信号は図5に描くものとな
る。当技術に熟達した者にとり、送信されている光学フ
ァイバー・リンク51上の信号は光学的信号であり、図5
に於て「0」はライトがオン、「1」はライトがオフに
対応するように描かれることは明かである。図6に示さ
れたエンコーダー回路63をさらに詳しく説明すれば、
FF回路601−604はシフトレジスタを、回路61
0はカウンタ回路を、ゲート620〜623及び638
はロジック回路を構成する。このエンコーダーは、入力
信号TMDATAからファイバーリンク51へ逐次ビッ
トストリーム信号FDTXを伝送するためのものであ
る。金属リンクに信号データが伝送されない休止期間中
では、16個のクロックパルス(第1の事前決定された
数のクロック時)を含む時間間隔の中央において本質的
に4クロック幅のパルス(第2の事前決定された数のク
ロック時間)となっている出力信号D6(図6)を、こ
のエンコーダーが生成する(図7のタイミングダイアグ
ラム参照)。休止期間からの遷移時すなわち金属リンク
上にデータが送られた時には、信号DAINOは、デー
タ転送の開始のための「0」ビットを示すよう、ハイか
らローに切り替わる。ANDゲート612の作用によ
り、カウンター610は第2のFF602がローに切り
替わった時にカウントを停止し、FF604からの第2
の入力が同様にローに切り替わった時カウントを再開す
る。カウンタ610の出力はロジック回路により処理さ
れ信号D6として出力される。このことは図8のタイミ
ングダイアグラムに示されている。したがって、16個
のクロックパルスを含む時間間隔のほぼ中央の4クロッ
ク幅のパルスを含む単一ビット時間内において、位相関
係が確立される。
【0014】図8は休止状態からデータ・フローの開始
への移行、即ち「1」から開始ビットである「0」への
移行のタイミング図である。図8で例えば、入力データ
DAINOは高い状態からデータの開始の「0」ビット
を示す低い状態へ切り替わることが推測される。これは
ここで例えばクロック時間5の間として選択した、ラン
ダムなクロック時で生じる。その結果、第1から第4の
フリップフロップ601−604はすべて、図示するように先
のフリップフロップが切り替わると、低い状態の1クロ
ック時に切り替わる。ANDゲート 612の作用の結果、
第2のフリップフロックが低く切り替わったときにカウ
ンタはカウントを停止し、フリップフロップ4からの第
2の出力が低い状態に切り替わると、再びカウントを始
める。カウンタの出力は組み合わせられ、信号D6を出
力する。全ての信号の組合せからの結果の出力を図8に
示すが、「0」ビットがデータが切り替わった2クロッ
ク時後に特に識別される。DAINOが次に例えば
「1」に切り替わり、「1」状態(クロック16の後)の
波形を開始することに留意する。これに関しては既に休
止状態について説明を行っており、その波形を続け、図
7に示す波形を持つためにフリップフロップ5からの出
力「1」を示す組合せを導くための単純な行為である。
【0015】図9は本発明による実施例のデコーダ62の
論理図である。受信器 671はO/E52' からの入力信号
FDRXを受信し、入力逐次デジタルデータ・ストリー
ムないし逐次デジタルデータ信号をフリップフロップ 6
72を通してシフト・レジスター 673に結合する(入力信
号はFDATINで表す)。受信器 671は当技術に熟達
した者にはよく知られているDS8922R のタイプのもので
ある。シフト・レジスター 673の出力は第1のNAND
ゲート 674及び第2のNANDゲート 675に結合し、一
部の出力は変換されている。「0」ビットが検出される
と、第1のNANDゲート 674はゼロ信号を出力し、
「1」ビットが検出されると、第2のNANDゲート 6
75は1信号を出力する。第1、第2のNANDゲートの
出力を下記の表1に示す。第1および第2のNANDゲ
ート674、675からの出力は次に一連のフリップフロップ
を通して結合され、特にその信号はJKフリップフロッ
プ676、677に保持され、JKフリップフロップ 677の出
力はR/T61と結合して、金属リンク32に結合される。
図10は図9のデコーダの作動のタイミング図である。同
様に、「1」ビットの復号を示すことができる。
【0016】以上本発明の実施例とみなされるものを明
らかにしたが、本発明の本質的な趣旨や範囲を逸脱せず
に多くの変更や修正を行うことができることは明かであ
る。したがって本発明の範囲内に入るそのような全ての
変更や修正は、特許請求の範囲によりカバーするものと
する。
【0017】 ここでX=気にしない
【0018】
【発明の効果】以上のように本発明は、入力データの位
相関係に対応するため、事実上瞬間的に位相関係を変え
ることができる。
【図面の簡単な説明】
【図1】本発明を利用することのできるプロセス制御シ
ステムのブロック図である。
【図2】本発明を利用することのできるI/Oモジュー
ルを含むプロセス制御器のブロック図である。
【図3】本発明による装置とインターフェイスするI/
Oモジュールのブロック図である。
【図4】本発明による送信システムのブロック図であ
る。
【図5】図4の送信システムで用いる信号のタイミング
図である。
【図6】本発明の実施例による装置のエンコーダの論理
図である。
【図7】ファイバー・リンク上の送信用エンコーダによ
るロジック1信号の生成のタイミング図である。
【図8】休止状態からデータ・フローの開始への移行の
タイミング図である。
【図9】本発明による実施例のデコーダの論理図であ
る。
【図10】図9のデコーダの作動のタイミング図である。
【符号の説明】
11 工場管理ネットワーク 20 プロセス制御器 30 制御器A 40 制御器B 22 バスA 23 バスB 62 デコーダ 63 エンコーダ 201 トランシーバー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 7/00 H04L 12/40 H04L 12/46 200

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】第1のユニットと第2のユニットの間で逐
    次デジタルデータ・ストリームを送信し、前記逐次デジ
    タルデータ・ストリームは一連の2値ビット値を持ち、
    前記ビット値は転送する情報を含み、各々のビット値は
    事前に定義された数のクロック時を有し、前記第1のユ
    ニットは第1のバスに接続され、第2のユニットは第2
    のバスに接続され、第1の装置は前記第1のバスを送信
    媒体にインターフェイスし、第2の装置は前記第2のバ
    スを前記送信媒体にインターフェイスし、前記第1のユ
    ニット、前記第2のユニット、前記第1の装置および前
    記第2の装置はそれぞれのクロック時を判定するためそ
    れぞれ第1、第2、第3、第4の刻時回路を含むデジタ
    ル・データ送信システムにおいて、前記第1装置は、 a)事前に決められた第1の数のクロック時を有するビ
    ットの列からなる逐次デジタルデータ・ストリームを、
    前記第1のユニットによるデータ送信期間中に前記第1
    のバスから受信した第1の数のクロック時を有するビッ
    トの列からなる逐次データの受信タイミングに基づき、
    前記送信媒体に出力して、前記 第1のバス上の逐次デー
    タと送信媒体上に出力されたデータの位相関係単一の
    ビット時間内で確立されるよう構成されたエンコーダ
    と、b) 前記逐次デジタルデータ・ストリームの情報のビッ
    ト値を判定するため各クロック時に前記送信媒体から入
    力された前記逐次デジタルデータ・ストリームを復号す
    デコーダ手段と、c) 前記第1の装置と前記第1のバスの間の情報を結合
    し、前記情報は単一ビット時で確立された位相関係を持
    つ前記エンコーダ手段により前記第1のバスから逐次デ
    ジタルデータ・ストリーム書式で前記送信媒体上への送
    信のためのデータ送信期間中に受信された逐次データと
    して第1のバスから前記第1の装置へ結合され、また前
    記情報は前記第1のバスの逐次データ形式で前記デコー
    ダ手段により復号された2値データ値として前記第1の
    バスに結合される送受信器手段とからなるデジタル・デ
    ータ送信システム。
JP22972491A 1990-08-16 1991-08-16 デジタル・データ送信システム Expired - Fee Related JP3252229B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/568,007 US5042053A (en) 1990-08-16 1990-08-16 Zero-sync-time apparatus for encoding and decoding
US568007 1990-08-16

Publications (2)

Publication Number Publication Date
JPH04270525A JPH04270525A (ja) 1992-09-25
JP3252229B2 true JP3252229B2 (ja) 2002-02-04

Family

ID=24269532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22972491A Expired - Fee Related JP3252229B2 (ja) 1990-08-16 1991-08-16 デジタル・データ送信システム

Country Status (5)

Country Link
US (1) US5042053A (ja)
EP (1) EP0471378B1 (ja)
JP (1) JP3252229B2 (ja)
CA (1) CA2048939C (ja)
DE (1) DE69118618T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3914006C1 (ja) * 1989-04-27 1990-06-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
US5374927A (en) * 1992-12-23 1994-12-20 Honeywell Inc. Bit-serial decoder for a specially encoded bit stream
US5689692A (en) * 1992-12-23 1997-11-18 Honeywell Inc. Method and apparatus for decoding an encoded NRZ signal
JP2911748B2 (ja) * 1994-05-31 1999-06-23 株式会社日立製作所 フィールドバスシステムにおける通信装置
US6351489B1 (en) 1996-09-30 2002-02-26 Rosemount Inc. Data bus communication technique for field instrument
US6021162A (en) * 1997-10-01 2000-02-01 Rosemount Inc. Vortex serial communications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156112A (en) * 1977-12-07 1979-05-22 Control Junctions, Inc. Control system using time division multiplexing
US4393516A (en) * 1979-03-09 1983-07-12 Electric Power Research Institute, Inc. Data transmission system and method
US4607256A (en) * 1983-10-07 1986-08-19 Honeywell, Inc. Plant management system
US4873703A (en) * 1985-09-27 1989-10-10 Hewlett-Packard Company Synchronizing system
US4756010A (en) * 1985-11-07 1988-07-05 Motorola, Inc. Asynchronous/synchronous data receiver circuit
DE3751571T2 (de) * 1986-05-20 1996-04-11 Mitsubishi Electric Corp Verfahren zur Synchronisation der Echtzeituhren in einem Datenübertragungssystem.
US4868809A (en) * 1986-06-02 1989-09-19 Northern Telecom Limited Optical communication system
DE3751608T2 (de) * 1986-09-01 1996-06-27 Nec Corp Serielles Busschnittstellensystem zur Datenübertragung mit einer Zweidrahtleitung als Taktbus und Datenbus.
JPH0786855B2 (ja) * 1987-04-15 1995-09-20 日本電気株式会社 シリアルデ−タ処理装置
JPS6471247A (en) * 1987-09-11 1989-03-16 Victor Company Of Japan Interface circuit
US4841549A (en) * 1988-03-21 1989-06-20 Knapp Stephen L Simple, high performance digital data transmission system and method

Also Published As

Publication number Publication date
EP0471378A2 (en) 1992-02-19
JPH04270525A (ja) 1992-09-25
DE69118618D1 (de) 1996-05-15
US5042053A (en) 1991-08-20
CA2048939C (en) 2001-05-29
DE69118618T2 (de) 1996-10-31
CA2048939A1 (en) 1992-02-17
EP0471378A3 (en) 1992-08-26
EP0471378B1 (en) 1996-04-10

Similar Documents

Publication Publication Date Title
US4939735A (en) Information handling system having serial channel to control unit link
US4428046A (en) Data processing system having a star coupler with contention circuitry
JPS5810236A (ja) インタ−フエイス回路
US4571735A (en) Method of multi-level encoding including synchronizing signals
US5133078A (en) Serial frame processing system in which validation and transfer of a frame's data from input buffer to output buffer proceed concurrently
JP3252229B2 (ja) デジタル・データ送信システム
JPS6160049A (ja) フアイバ光学インターフエイス
US6332173B2 (en) UART automatic parity support for frames with address bits
US3719930A (en) One-bit data transmission system
JPH02179046A (ja) 信号符号化方式
JPH0548017B2 (ja)
JPH065831B2 (ja) 信号フレ−ムの伝送方式
KR930007081B1 (ko) 필드버스 인터페이스보드
JPH0126213B2 (ja)
JP2874983B2 (ja) 通信装置
JPH05260564A (ja) 集中自動検針装置
JP2773637B2 (ja) 回線試験パルス発生回路
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
SU550631A1 (ru) Устройство дл обмена информацией
JPH0463035A (ja) モデムの伝送方式識別方法
JPS628633A (ja) 遠方監視制御装置
JPH11145298A (ja) Lsiの機能ブロック間におけるデータ送受信システム
JPH0744584B2 (ja) 割込信号の送信方法とその装置
JPS5818740A (ja) デ−タ伝送装置
JPS59135561A (ja) 回線制御信号検出,送信回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010925

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees