JPH02179046A - 信号符号化方式 - Google Patents
信号符号化方式Info
- Publication number
- JPH02179046A JPH02179046A JP63334301A JP33430188A JPH02179046A JP H02179046 A JPH02179046 A JP H02179046A JP 63334301 A JP63334301 A JP 63334301A JP 33430188 A JP33430188 A JP 33430188A JP H02179046 A JPH02179046 A JP H02179046A
- Authority
- JP
- Japan
- Prior art keywords
- timing pulse
- phase difference
- input
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 abstract description 16
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0262—Arrangements for detecting the data rate of an incoming signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は信号の符号化方式に関し、特に、大容量回線を
扱う信号マトリックス・スイッチ装置に用いて、有効な
信号符号化方式に関する。
扱う信号マトリックス・スイッチ装置に用いて、有効な
信号符号化方式に関する。
［従来の技術］
近年、データ通信システムが、大規模化、複雑化するに
伴い、−旦、障害が発生した場合、いかに迅速にシステ
ムバックアップを行えるかが重要な問題となっている。
伴い、−旦、障害が発生した場合、いかに迅速にシステ
ムバックアップを行えるかが重要な問題となっている。
−例として、コンピュータセンタにおいては、ホストコ
ンピュータ（以下、ＨＯＳ Ｔと略称する）へつながる
通信制御装置（以下、ＣＣＵと略称する）は、大容量の
回線を収容し、でおり、障害発生時には、このＣＣＵの
バックアップが必要とされる。この場合、大容量の同線
を切替えるだめの７トリソクス・スイッチ装置が用いら
れる。
ンピュータ（以下、ＨＯＳ Ｔと略称する）へつながる
通信制御装置（以下、ＣＣＵと略称する）は、大容量の
回線を収容し、でおり、障害発生時には、このＣＣＵの
バックアップが必要とされる。この場合、大容量の同線
を切替えるだめの７トリソクス・スイッチ装置が用いら
れる。
第３図にこのようなマトリックス・スイッチ装置を用い
たＣＣＵバックアップシステムの一例を示す。第３図に
おいて、１はＨＯ８Ｔ、２．３はＣＣＵ、４はマトリッ
クス・スイッチ装置である。
たＣＣＵバックアップシステムの一例を示す。第３図に
おいて、１はＨＯ８Ｔ、２．３はＣＣＵ、４はマトリッ
クス・スイッチ装置である。
マトリックス争スイッチ装置４は、通常は、ＣＣＵ２へ
実線のとおり回線を接続しているが、ＣＣＵ２がダウン
した場合ＣＣＵ３へ破線の如く接続を切替んる。これら
の切替接続形態が、通常、マトリックス的に構成される
為、マトリックス・ス・イッチ装置と呼ばれている。
実線のとおり回線を接続しているが、ＣＣＵ２がダウン
した場合ＣＣＵ３へ破線の如く接続を切替んる。これら
の切替接続形態が、通常、マトリックス的に構成される
為、マトリックス・ス・イッチ装置と呼ばれている。
ところで、このようなマトリックス・スイッチ装置４に
おいて、切替（ｉｌ！］線容量が多くなってくると、切
替用としてリレー接点等では回路規模がばく大となって
しま・うので、通常、電子的スイッチ〉・グが行なわれ
Ｃる。即ち、マトリックス・スイッチ装置４では、入力
された信号はデジタルの値に変換され、電子交換の妬く
デジタル信号の形′Ｃ蓄積交換／切替えがなされ、希望
する場所へ出力される。このデジタル値へ変換する際、
通常、多点サンプル符号化方式が用いられる。
おいて、切替（ｉｌ！］線容量が多くなってくると、切
替用としてリレー接点等では回路規模がばく大となって
しま・うので、通常、電子的スイッチ〉・グが行なわれ
Ｃる。即ち、マトリックス・スイッチ装置４では、入力
された信号はデジタルの値に変換され、電子交換の妬く
デジタル信号の形′Ｃ蓄積交換／切替えがなされ、希望
する場所へ出力される。このデジタル値へ変換する際、
通常、多点サンプル符号化方式が用いられる。
第４図に多点サンプル符号化方式の一例を示す。
２１は入力されたデータを蓄えるレジスタ、２２はその
値を多点サンプルするレジスタである。例えば、入力の
一周期を Ｉ／１６する場合、即ち、１６点サンプルす
る場合は、レジスタ２２は１６ビツトのレジスタである
。２３はメモリ及び切替器であり、−はデータを蓄え、
次に希望する回線へ出力するものである。２４．２５は
、共に１ノジスタであり、出力データを復号する。
値を多点サンプルするレジスタである。例えば、入力の
一周期を Ｉ／１６する場合、即ち、１６点サンプルす
る場合は、レジスタ２２は１６ビツトのレジスタである
。２３はメモリ及び切替器であり、−はデータを蓄え、
次に希望する回線へ出力するものである。２４．２５は
、共に１ノジスタであり、出力データを復号する。
［発明を解決ｌ、ようとする課題］
ところで、前述した従来のマトリックス・スイッチ装置
は、データを多点サンプルする為、データの情報はが前
述の様に例えば−周期データが、１６点という１６倍（
即ち、１６ビツト・／・−周期）もの情報になってしま
い、それに伴っ−Ｃメモリ量等が増え、回路規模が増え
てしまうという欠点があった。
は、データを多点サンプルする為、データの情報はが前
述の様に例えば−周期データが、１６点という１６倍（
即ち、１６ビツト・／・−周期）もの情報になってしま
い、それに伴っ−Ｃメモリ量等が増え、回路規模が増え
てしまうという欠点があった。
これは、１入力であれば、入力データにタイミング同期
をとることにより、データのステータスだけを読み取れ
ば良いのであるが（即ち１ビツト）、数６から数千の入
力があれば、各々の異なるタイミングパルス数へマトリ
ックス・スイッチ装置の同期をとる事が出来ないため、
タイミング周波数によらない多点サンプル方式を採用し
ている。
をとることにより、データのステータスだけを読み取れ
ば良いのであるが（即ち１ビツト）、数６から数千の入
力があれば、各々の異なるタイミングパルス数へマトリ
ックス・スイッチ装置の同期をとる事が出来ないため、
タイミング周波数によらない多点サンプル方式を採用し
ている。
本発明の課題は、上述した欠点を除去し、伝送する情報
量を少い、回路規模を少くした信号符号化装置を提供す
ることにある。
量を少い、回路規模を少くした信号符号化装置を提供す
ることにある。
［課題を解決するための手段］
本発明によれば、
入力タイミングパルスと入力データとを受け、該入力タ
イミングパルスを基に前記入力データを符号化する信号
符号化方式において、 前記入力タイミングパルスと内部タイミングパルスとの
位相差量を検出し、該検出された位相差量を表す位相差
信号を発生ずる位相差ＫＡＦｔｉ出回路と、 前記位相差信号に応じて前記入力タイミングパルスと同
じ位相を持つタイミングパルスを第１のタイミングパル
スとし″Ｃ発生ずる第１のタイミングパルス発生回路と
、 前記内部タイミングパルスに対して前記検出位相差信号
に応じて決定される位相を持つタイミングパルスを第２
のタイミングパルスと［７て発生する第２のタイミング
パルス発生回路と、前記入力データをＵ Ｈｅ第１のタ
イミングパルスを基に読み込み第１の出力データとして
出力する第１のレジスタと、 前記第１の出力データを前記第２のタイミングパルスを
基に読み込み第２の出力データとして出力する第２のレ
ジスタとを、備えたことを特徴とする信号符号化方式が
得られる。
イミングパルスを基に前記入力データを符号化する信号
符号化方式において、 前記入力タイミングパルスと内部タイミングパルスとの
位相差量を検出し、該検出された位相差量を表す位相差
信号を発生ずる位相差ＫＡＦｔｉ出回路と、 前記位相差信号に応じて前記入力タイミングパルスと同
じ位相を持つタイミングパルスを第１のタイミングパル
スとし″Ｃ発生ずる第１のタイミングパルス発生回路と
、 前記内部タイミングパルスに対して前記検出位相差信号
に応じて決定される位相を持つタイミングパルスを第２
のタイミングパルスと［７て発生する第２のタイミング
パルス発生回路と、前記入力データをＵ Ｈｅ第１のタ
イミングパルスを基に読み込み第１の出力データとして
出力する第１のレジスタと、 前記第１の出力データを前記第２のタイミングパルスを
基に読み込み第２の出力データとして出力する第２のレ
ジスタとを、備えたことを特徴とする信号符号化方式が
得られる。
本発明は、多点サンプル方式を用いないで、且つ入力タ
イミングパルス及び入力データを少ない情報量へ変換す
る信号符号化方式である。
イミングパルス及び入力データを少ない情報量へ変換す
る信号符号化方式である。
Ｃ実施例］
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例による信号符号化方式のブロ
ック図である。
ック図である。
入力されたタイミングパルスａは、マトリックス・スイ
ッチ装置の内部タイミングパルスＣと位相差量検出回路
３１において比較され、位相差量が検出される。この位
相差量は、例えば、４ビツト（１６段階）の値へ変換さ
れ、−旦メモリに蓄えられた後、希望される場所へ切替
出力される。
ッチ装置の内部タイミングパルスＣと位相差量検出回路
３１において比較され、位相差量が検出される。この位
相差量は、例えば、４ビツト（１６段階）の値へ変換さ
れ、−旦メモリに蓄えられた後、希望される場所へ切替
出力される。
受信部では、４ビツトのデータを位相差量へ変換し、出
力する。この変換はタイミングパルス発生回路３４にて
行なわれる。
力する。この変換はタイミングパルス発生回路３４にて
行なわれる。
一方、入力データｂは、前述した入力タイミングパルス
ａと同じ位相と周波数をもっているが、装置へ正しく読
み込むために、位相差量検出回路３１の出力情報により
内部タイミングパルスＣに対して適切な位相差を持った
タイミングパルスをタイミングパルス発生回路３２にて
作り出し、レジスタ３３にて読み込まれる。受信部にお
いて、同様に、タイミングパルス発生回路３４にて復号
されたタイミングパルスによってレジスタ３５が駆動さ
れて、データが出力される。
ａと同じ位相と周波数をもっているが、装置へ正しく読
み込むために、位相差量検出回路３１の出力情報により
内部タイミングパルスＣに対して適切な位相差を持った
タイミングパルスをタイミングパルス発生回路３２にて
作り出し、レジスタ３３にて読み込まれる。受信部にお
いて、同様に、タイミングパルス発生回路３４にて復号
されたタイミングパルスによってレジスタ３５が駆動さ
れて、データが出力される。
以下、第２図のタイムチャートを用いて前述の動作を詳
細に説明する。第２図（ａ）において、Ａが入力タイミ
ングパルスａと内部タイミングパルスＣの位相差量であ
る。位相差量の最大値がＢであるので、例えば、Ａ／Ｂ
を１６段階に分けて、４ビツトに表わすことが出来る。
細に説明する。第２図（ａ）において、Ａが入力タイミ
ングパルスａと内部タイミングパルスＣの位相差量であ
る。位相差量の最大値がＢであるので、例えば、Ａ／Ｂ
を１６段階に分けて、４ビツトに表わすことが出来る。
これは、従来の多点サンプル方式に比べると、一方は１
６点サンプルの為に１６ビツトを要するが、本実施例で
は４ビツトで表わすことが出来る。この符号変換が位相
差量検出回路３１で行なわれる。
６点サンプルの為に１６ビツトを要するが、本実施例で
は４ビツトで表わすことが出来る。この符号変換が位相
差量検出回路３１で行なわれる。
次に、第２図（ｂ）において、タイミングパルス発生回
路３２では、位相差量がＣ迄の間（９０″迄）は、■の
位相でデータを読み込む。Ｃ以降、Ｄ迄（即ち、Ｄ−Ｃ
Ｌ：２７０°）間は■の位相でデータを読み込む。これ
は入力タイミングパルスａと内部タイミングパルスＣは
非同期であるため、時間とともに位相がずれていくので
、前述の如く適切な点でデータを読み込むため■又は■
の位相を、その都度選択することとなる。これにより入
力データは１か０のステータス情報として送ることが出
来る。
路３２では、位相差量がＣ迄の間（９０″迄）は、■の
位相でデータを読み込む。Ｃ以降、Ｄ迄（即ち、Ｄ−Ｃ
Ｌ：２７０°）間は■の位相でデータを読み込む。これ
は入力タイミングパルスａと内部タイミングパルスＣは
非同期であるため、時間とともに位相がずれていくので
、前述の如く適切な点でデータを読み込むため■又は■
の位相を、その都度選択することとなる。これにより入
力データは１か０のステータス情報として送ることが出
来る。
［発明の効果］
以上説明したように本発明は、入力タイミングパルスの
内部タイミングパルスとの位相差量を伝送し、又、入力
データは１かＯのステータス情報を送ることにより、伝
送する情報量を少なくしマトリックス・スイッチ装置に
おけるメモリ等回路規模を少なくする効果がある。
内部タイミングパルスとの位相差量を伝送し、又、入力
データは１かＯのステータス情報を送ることにより、伝
送する情報量を少なくしマトリックス・スイッチ装置に
おけるメモリ等回路規模を少なくする効果がある。
１はＨＯ３Ｔ、２．３はＣＣＵ、４はマトリックス・ス
イッチ装置、２１，２４．２５はデータレジスタ、２２
は多点サンプルレジスタ、２３はメモリ及び切替器、３
１は位相差量検出回路、３２はタイミングパルス発生回
路、３３．３５はレジスタ、３４はタイミングパルス発
生回路。
イッチ装置、２１，２４．２５はデータレジスタ、２２
は多点サンプルレジスタ、２３はメモリ及び切替器、３
１は位相差量検出回路、３２はタイミングパルス発生回
路、３３．３５はレジスタ、３４はタイミングパルス発
生回路。
第１図は本発明の一実施例による信号符号化方式のブロ
ック図、第２図は第１図の実施例の動作を説明するため
の図、第３図はマトリックス・スイッチ装置を用いたＣ
ＣＵバックアップシステムの一例のブロック図、第４図
は従来の多点サンプル符号化方式のブロック図である。 堅〜 第２図 （ＣＬ） 入カタイ：ンク゛パルスα （ｂ） 入力タイ三ンゾバルスα 入力データ
ック図、第２図は第１図の実施例の動作を説明するため
の図、第３図はマトリックス・スイッチ装置を用いたＣ
ＣＵバックアップシステムの一例のブロック図、第４図
は従来の多点サンプル符号化方式のブロック図である。 堅〜 第２図 （ＣＬ） 入カタイ：ンク゛パルスα （ｂ） 入力タイ三ンゾバルスα 入力データ
Claims (1)
- 【特許請求の範囲】 １、入力タイミングパルスと入力データとを受け、該入
力タイミングパルスを基に前記入力データを符号化する
信号符号化方式において、 前記入力タイミングパルスと内部タイミングパルスとの
位相差量を検出し、該検出された位相差量を表す位相差
信号を発生する位相差量検出回路と、 前記位相差信号に応じて前記入力タイミングパルスと同
じ位相を持つタイミングパルスを第１のタイミングパル
スとして発生する第１のタイミングパルス発生回路と、 前記内部タイミングパルスに対して前記検出位相差信号
に応じて決定される位相を持つタイミングパルスを第２
のタイミングパルスとして発生する第２のタイミングパ
ルス発生回路と、 前記入力データを前記第１のタイミングパルスを基に読
み込み第１の出力データとして出力する第１のレジスタ
と、 前記第１の出力データを前記第２のタイミングパルスを
基に読み込み第２の出力データとして出力する第２のレ
ジスタとを、備えたことを特徴とする信号符号化方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334301A JPH02179046A (ja) | 1988-12-28 | 1988-12-28 | 信号符号化方式 |
| US07/458,020 US5063576A (en) | 1988-12-28 | 1989-12-28 | Coding and decoding method for asynchronous data signals and an apparatus therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334301A JPH02179046A (ja) | 1988-12-28 | 1988-12-28 | 信号符号化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02179046A true JPH02179046A (ja) | 1990-07-12 |
Family
ID=18275814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63334301A Pending JPH02179046A (ja) | 1988-12-28 | 1988-12-28 | 信号符号化方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5063576A (ja) |
| JP (1) | JPH02179046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775275B2 (en) | 1997-11-25 | 2004-08-10 | Nec Corporation | Matrix switch method and device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5307342A (en) * | 1991-08-30 | 1994-04-26 | International Business Machines Corporation | Heterogeneous ports switch |
| SE501156C2 (sv) * | 1993-04-21 | 1994-11-28 | Ellemtel Utvecklings Ab | Referenssignal sammansatt av klocksignal och synkroniseringssignal, anordning och förfarande för synkronisering m.h.a. referenssignal |
| JPH074990A (ja) * | 1993-06-14 | 1995-01-10 | Fanuc Ltd | エンコーダにおける絶対位置検出方法及びエンコーダ装置 |
| US5877814A (en) * | 1994-04-20 | 1999-03-02 | Thomson Consumer Electronics, Inc. | Asynchronous control signal generating apparatus |
| US5642386A (en) * | 1994-06-30 | 1997-06-24 | Massachusetts Institute Of Technology | Data sampling circuit for a burst mode communication system |
| US6253333B1 (en) * | 1998-03-23 | 2001-06-26 | International Business Machines Corporation | Apparatus and method for testing programmable delays |
| JP2003086492A (ja) * | 2001-09-12 | 2003-03-20 | Canon Inc | 露光装置及びその制御方法並びにデバイスの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4088832A (en) * | 1976-10-12 | 1978-05-09 | Motorola, Inc. | Split phase code synchronizer and demodulator |
| US4546486A (en) * | 1983-08-29 | 1985-10-08 | General Electric Company | Clock recovery arrangement |
| US4635277A (en) * | 1985-10-21 | 1987-01-06 | Rockwell International Corporation | Digital clock recovery circuit apparatus |
| US4819251A (en) * | 1988-05-06 | 1989-04-04 | Rockwell International Corporation | High speed non-return-to-zero digital clock recovery apparatus |
-
1988
- 1988-12-28 JP JP63334301A patent/JPH02179046A/ja active Pending
-
1989
- 1989-12-28 US US07/458,020 patent/US5063576A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775275B2 (en) | 1997-11-25 | 2004-08-10 | Nec Corporation | Matrix switch method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5063576A (en) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02179046A (ja) | 信号符号化方式 | |
| JP3252229B2 (ja) | デジタル・データ送信システム | |
| JPH05250316A (ja) | 装置間インタフェース方式 | |
| JP3318863B2 (ja) | 同期データの伝送方法および同期データの伝送装置 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| KR100200567B1 (ko) | 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JPS60194641A (ja) | デ−タ変換装置 | |
| JPH03234138A (ja) | マトリクス・スイッチング装置 | |
| SU964694A1 (ru) | Устройство дл передачи телеметрической информации | |
| JPH11146553A (ja) | ディジタル形保護リレー | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| SU716036A1 (ru) | Устройство дл преобразовани сигналов двухградационных изображений | |
| US6282199B1 (en) | ATM switch system employing an efficient clock pulse division technique | |
| KR100223032B1 (ko) | 디지털 통신 시스템 | |
| JPH113485A (ja) | テレコン、テレメ−タ用デ−タ伝送方式 | |
| JP3427336B2 (ja) | フレームフォーマット変換回路 | |
| SU1197090A2 (ru) | Устройство дл определени ранга числа | |
| JPH10190640A (ja) | 通信回路ならびに通信回路を用いたデータ伝送システム | |
| SU955167A1 (ru) | Устройство дл контрол и передачи информации | |
| JPH0326136A (ja) | 受信ｆｉｆｏ制御回路 | |
| JPH0198348A (ja) | シリアル・データ受信回路 | |
| JPS61199352A (ja) | デイジタル伝送装置 | |
| JPH10154939A (ja) | 符号化率による復元クロック発生装置及びその方法 | |
| JPH0233700A (ja) | アラーム優先処理方式 |