KR100200567B1 - 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법 - Google Patents

대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법 Download PDF

Info

Publication number
KR100200567B1
KR100200567B1 KR1019960061729A KR19960061729A KR100200567B1 KR 100200567 B1 KR100200567 B1 KR 100200567B1 KR 1019960061729 A KR1019960061729 A KR 1019960061729A KR 19960061729 A KR19960061729 A KR 19960061729A KR 100200567 B1 KR100200567 B1 KR 100200567B1
Authority
KR
South Korea
Prior art keywords
processor
data
clock signal
tdla
tdna
Prior art date
Application number
KR1019960061729A
Other languages
English (en)
Other versions
KR19980043767A (ko
Inventor
김종현
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019960061729A priority Critical patent/KR100200567B1/ko
Publication of KR19980043767A publication Critical patent/KR19980043767A/ko
Application granted granted Critical
Publication of KR100200567B1 publication Critical patent/KR100200567B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 대용량의 ICPS(Information Communication Processing System)에서 TNIF(Telephone Network Interface)와 TDNA(Text Data Line Interface Board Assembly) 간의 정합에 관한 것으로, 특히 TNIF의 프로세서와 TDNA 간의 정합 보드없이 TNIF의 프로세서가 직접 TDNA를 제어하여 정합할 수 있도록 한 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법에 관한 것이다.
종래의 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템은 기존의 교환기의 구성과 동일하므로 불필요 인터페이스 부분인 TSTA를 반드시 사용해야 하는 점이 있었다.
본 발명에 의해 TNIF의 프로세서가 TD-버스를 통해 TSTA를 거쳐 인터페이스하지 않고 어드레스만으로 직접 TDNA 및 TDNA 내의 콤보 칩을 제어하여 정합할 수 있으므로 중간 단계를 거치지 않아 통신의 신뢰도를 향상시켰다.

Description

대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법
본 발명은 대용량의 ICPS(Information Communication Processing System)에서 TNIF(Telephone Network Interface)와 TDNA(Text Data Line Interface Board Assembly) 간의 정합에 관한 것으로, 특히 TNIF의 프로세서와 TDNA 간의 정합 보드없이 TNIF의 프로세서가 직접 TDNA를 제어하여 정합할 수 있도록 한 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법에 관한 것이다.
일반적으로, 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템은 도 1에 도시된 바와 같이, TNIF의 프로세서(11)와 TDNA(13) 간의 전기적인 신호의 정합을 위한 장치로 TSTA(Text Signal Transition Board Assembly ; 12)를 포함하여 이루어져 있으며, 해당 프로세서(11)와의 RS-422 신호의 균형 대 비균형(Balance to Unbalance) 변환 기능, 직렬 데이타(Serial Data) 처리 기능, 모드 데이타(Mode Data) 선택 처리 기능 등을 수행하였다. 그리고, 케이블(Cable)로 연결된 TD-버스(Text Data Bus)를 통해 해당 프로세서(11)에서 해당 TSTA(12)로 신호(CLK, FS, MOD/ADDR0~3, TXD)를 전송하고 해당 TSTA(12)에서 해당 프로세서(11)로 신호(RDY, RXD)를 전송하게 되어 있다.
또한, 해당 TSTA(12)와 TDLA(13)는 동일한 백 보드(Back Board)에 실장되고 PCB의 내부에서 연결되는데, 해당 TSTA(12)와 TDLA(13) 간의 신호선은 디코드(Decode)된 신호(MOD0 ~ MOD3/ADDR0 ~ ADDR3)와, 해당 프로세서(11)로부터 전송되는 신호(ADDR0~3)를 해당 TSTA(12)에서 디코드하여 해당 TDLA(13)의 보드를 선택하는 1 (Byte)의 데이타(SI0~11)를 송수신할 수 있는 신호(TXD)와 신호(RXD)로 이루어져 있다.
상술한 바와 같이 포함하여 이루어진 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합은 다음과 같이 이루어진다.
상기 프로세서(11)는 신호(CLK, FS)를 TD-버스를 통해 송신하고 해당 동기 신호(FS)에 동기를 맞추어 신호(MOD/ADDR0~3)를 불균형 신호로 상기 TSTA(12)에 송신하면, 상기 TSTA(12)는 해당 불균형 신호를 균형 신호로 변환하고 디코드하여 해당 디코드된 신호를 해당 신호(CLK, FS)와 동시에 상기 TDLA(13)로 송신하며, 준비 신호(RDY)를 해당 TD-버스를 통해 상기 프로세서(11)로 송신하므로서, 해당 TD-버스를 통한 정합이 이루어지는 것이다.
다시 말해서, 상기 프로세서(11)가 1(Byte)의 직렬 데이타를 영번의 모드 신호(MOD0)와 동시에 상기 TD-버스를 통해 상기 TSTA(12)로 송신하면, 상기 TSTA(12)에서는 상기 TNDA(13)로부터 데이타를 인가받아 상기 TD-버스에 실어 상기 프로세서(11)로 전송하게 된다.
이에, 상기 프로세서(11)가 상기 TNDA(13)로부터의 어드레스 신호(ADDR4 ~ ADDR7)를 일번의 모드 신호(MOD1)와 동시에 상기 TD-버스를 통해 상기 TSTA(12)로 송신하면, 상기 TSTA(12)는 해당 어드레스 신호(ADDR4 ~ ADDR7)를 디코드하여 다수개의 TDLA(13-1 ~ 13-3) 중에 하나를 선택하고, 해당 디코드된 어드레스 신호(ADDR4 ~ ADDR7)를 일번의 모드 신호(MOD1)와 동시에 해당 선택된 TDLA(13)로 전송한다.
이에 따라, 상기 선택된 TDLA(13)는 자신의 훅 상태(Hook Status)의 정보를 신호선을 통해 상기 TSTA(12)로 전송하고 상기 TSTA(12)는 상기 TD-버스를 통해 상기 프로세서(11)로 전송하게 된다.
한편, 상기 프로세서(11)가 상기 TNDA(13)로부터의 어드레스 신호(ADDR4 ~ ADDR7), 콤보 칩(COMBO Chip) 선택 신호(ADDR0 ~ ADDR2) 및 1(Byte)의 직렬 데이타를 2번의 모드 신호(MOD2)와 동시에 상기 TD-버스를 통해 상기 TSTA(12)로 송신하면, 상기 TSTA(12)는 해당 어드레스 신호(ADDR4 ~ ADDR7)를 디코드하여 해당 콤보 칩 선택 신호(ADDR0 ~ ADDR2) 및 1(Byte)의 직렬 데이타를 해당 선택된 TDLA(13)로 전송한다.
이에 따라, 상기 선택된 TDLA(13)는 해당 선택된 콤보 칩의 입력으로 수신되는 데이타들을 인가받는다.
또다른 한편, 상기 프로세서(11)가 상기 TNDA(13)로부터의 어드레스 신호(ADDR4 ~ ADDR7), 콤보 칩 선택 신호(ADDR0 ~ ADDR2)를 신호(CLK, FS) 및 3번의 모드 신호(MOD3)와 동시에 상기 TD-버스를 통해 상기 TSTA(12)로 송신하면, 상기 TSTA(12)는 해당 어드레스 신호(ADDR4 ~ ADDR7)를 디코드하여 해당 콤보 칩 선택 신호(ADDR0 ~ ADDR2)를 해당 선택된 TDLA(13)로 전송한다.
이에 따라, 상기 선택된 TDLA(13)는 해당 선택된 콤보 칩의 출력 데이타를 상기 프로세서(11)로부터 수신되는 클럭 신호(CLK)에 동기하여 신호선을 통해 상기 TSTA(12)로 전송하고 상기 TSTA(12)는 상기 TD-버스를 통해 상기 프로세서(11)로 전송하게 된다.
이와 같이, 종래의 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템은 기존의 교환기의 구성과 동일하므로 불필요 인터페이스 부분인 TSTA를 반드시 사용해야 한다는 점이 있었다.
상기한 불필요한 점을 해결하기 위해, 본 발명은 TNIF의 프로세서와 TDNA 간의 정합 보드없이 TNIF의 프로세서가 직접 TDNA를 제어하여 정합하도록 하므로 불필요 인터페이스 부분인 TSTA를 제거하도록 한 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법에 있어서, 프로세서의 CPU가 루프 백 어드레스의 선택을 확인하여 해당 루프 백 어드레스에 1(Byte)의 병렬 데이타를 기록하는 제1과정과; 상기 병렬 데이타를 기록하면 로드 신호를 생성시켜 송수신을 동기하고, 상기 병렬 데이타를 송신 클럭 신호에 동기하여 직렬 데이타로 변환시켜 TDLA로 송신하는 제2과정과; 상기 직렬 데이타를 기준 클럭 신호에 동기한 송신 클럭 신호에 따라 상기 TDLA에서 상기 프로세서로 송신하고, 해당 직렬 데이타를 상기 프로세서에서 수신 클럭 신호에 동기하여 수신하는 제3과정과; 상기 직렬 데이타를 상기 프로세서에서 병렬 데이타로 변환하여 상기 프로세서의 CPU에서 판독하는 제4과정과; 상기 프로세서의 CPU가 훅 온/오프 검출 어드레스의 선택을 확인하면 로드 신호를 생성시켜 송수신을 동기하는 제5과정과; 기준 클럭 신호에 동기한 송신 클럭 신호에 따라 상기 TDLA 보드의 훅 상태 데이타를 상기 TDLA에서 상기 프로세서로 송신하는 제6과정과; 상기 훅 상태 데이타를 수신 클럭 신호에 동기하여 상기 프로세서에서 수신하여 병렬 데이타로 변환시켜 상기 프로세서의 CPU에서 판독하는 제7과정과; 상기 프로세서의 CPU가 콤보 직렬 데이타 기록 어드레스의 선택을 확인하여 해당 콤보 직렬 데이타 기록 어드레스에 1(Byte)의 병렬 데이타를 기록하는 제8과정과; 상기 병렬 데이타를 기록하면 로드 신호를 생성시켜 송수신을 동기하고, 상기 병렬 데이타를 송신 클럭 신호에 동기하여 직렬 데이타로 변환시켜 상기 TDLA로 송신하는 제9과정과; 상기 직렬 데이타를 상기 TDLA 내의 제어하려는 콤보의 데이타 입력으로 사용하는 제10과정과; 상기 프로세서의 CPU가 콤보 직렬 데이타 판독 어드레스의 선택하면 로드 신호를 생성시켜 송수신을 동기하는 제11과정과; 기준 클럭 신호에 동기한 송신 클럭 신호에 따라 상기 TDLA 보드와 상기 프로세서가 선택한 콤보 칩의 출력 데이타를 상기 프로세서로 송신하는 제12과정과; 상기 출력 데이타를 수신 클럭 신호에 동기하여 상기 프로세서에서 수신하여 병렬 데이타로 변환시켜 상기 프로세서의 CPU에서 판독하는 제13과정을 포함하여 이루어진 것을 특징으로 한다.
도 1은 일반적인 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템을 나타낸 구성 블록도.
도 2는 본 발명의 실시예에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템을 나타낸 구성 블록도.
도 3은 도 2에 있어 데이타의 송수신을 나타낸 타이밍도.
도 4는 본 발명의 실시예에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법을 나타낸 플로우챠트.
* 도면의 주요부분에 대한 부호의 설명 *
11, 21 : TNIF 프로세서T(Telephone Network Interface Processor)
12 : TSTA(Text Signal Transition Board Assembly)
13, 22-1 ~ 22-N : TDNA(Text Data Line Interface Board Assembly)
이하 첨부된 도면을 참고하여 다음과 같이 설명한다.
도 2는 본 발명의 실시예에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템을 나타낸 구성 블록도이고, 도 3은 도 2에 있어 데이타의 송수신을 나타낸 타이밍도이고, 도 4는 본 발명의 실시예에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법을 나타낸 플로우챠트이다.
본 발명의 실시예에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 시스템은 도 2에 도시된 바와 같이, 불필요 인터페이스 부분인 TSTA의 구성을 제거하고 TNIF의 프로세서(21)와 다수 개의 TDNA(22-1 ~ 22-N)를 포함하여 이루어진다.
그리고, 상기 TNIF의 프로세서(21)와 다수 개의 TDNA(22-1 ~ 22-N)는 동일한 백 보드 내에 실장되어 있며, 해당 사용되는 신호선은 1(Byte)의 직렬 데이타를 송수신할 수 있는 송신 신호(TXD)의 라인, 수신 신호(RXD)의 라인, 데이타의 송수신에 필요한 기준 클럭 신호(CLK)의 라인, 특정한 상기 TDNA(22-1 ~ 22-N)를 선택하기 위한 선택 신호(SI)의 라인, 기능별 동작을 구분하기 위한 어드레스 신호(A13, A12)의 두 개의 라인, 8 개의 콤보 칩을 선택하기 위한 어드레스 신호(A0, A1, A2)의 세 개의 라인 및 송수신 동기를 위한 로드 신호(LOAD)와 준비 신호(RDY)의 두 개의 라인으로 이루어진다.
본 발명의 실시예에 따른 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법을 다음과 같이 설명한다.
프로세서(21)의 CPU가 특정한 어드레스, 기존의 모드별 기능 수행에 대응한 30000 ~ 33000번지에 1(Byte) 직렬 데이타를 판독/기록하므로써 기능 수행이 이루어지는데, 도 3에 도시된 타이밍도에서처럼 기준 클럭 신호(CLK)에 동기하여 데이타 송수신이 이루어진다.
즉 다시 말해서, 상기 프로세서(21)의 CPU가 특정한 어드레스 30000 ~ 33000번지의 데이타를 판독/기록하게 되면, 즉 예로 제5TDLA(22-5)의 삼번 콤보를 선택하는 30053번지의 데이타를 판독/기록하면, 해당 데이타를 송수신할 수 있는 로드 신호(LOAD)를 생성하게 된다. 그리고, 데이타 기록 시에 상기 CPU가 1(Byte)의 병렬 데이타를 기록하면, 송신 클럭 신호에 동기하여 병렬 데이타를 직렬 데이타로 변환하게 되어 상기 TDLA(22)로 송신하게 되고, 송수신 기준 클럭 신호(CLK)의 하나의 클럭 뒤에 상기 TDLA(22)는 데이타를 상기 프로세서(21)로 송신하게 된다.
따라서, 상기 프로세서(21)는 11/2의 클럭 다음에 수신 클럭 신호에 동기하여 상기 TDLA(22)가 송신한 데이타를 수신하면 된다.
그러면, 상기 TDLA(22)의 영번 보드를 기준으로 도 4의 플로우챠트를 참고하여 동작 기능별로 살펴 보면 다음과 같다.
먼저, 상기 프로세서(21)의 CPU는 특정한 어드레스의 번지를 선택하는데, 루프 백(Loop Back) 기능의 어드레스인 어드레스 30000번지를 선택하는 경우에(단계 S1) 해당 루프 백 어드레스에 1(Byte)의 병렬 데이타를 기록하면(단계 S2), 로드 신호(LOAD)를 생성시켜 상기 프로세서(21)와 TDLA(21) 간의 송수신을 동기하고(단계 S3) 해당 병렬 데이타를 송신 클럭 신호에 동기하여 직렬 데이타로 변환시켜(단계 S4) 해당 변환된 직렬 데이타를 상기 TDLA(22)로 송신하게 된다(단계 S5).
이에, 상기 TDLA(22)는 상기 프로세서(21)로부터 송신되는 1(Byte)의 직렬 데이타를 송수신 클럭 신호(CLK)에 동기한 해당 송신 클럭 신호에 따라 그대로 상기 프로세서(21)로 송신하는데, 해당 기준 클럭(CLK)의 한 클럭 다음에 송신하게 한다(단계 S6).
이에 따라, 상기 프로세서(21)는 상기 TDLA(22)로부터 송신되는 직렬 데이타를 기준 클럭 신호(CLK)의 11/2 클럭 다음에 수신 클럭 신호에 동기하여 수신하고(단계 S7), 해당 직렬 데이타를 병렬 데이타로 변환하여 상기 프로세서(21)의 CPU가 판독할 수 있게 되는데, 예로 상기 TDLA(22)의 보드가 일번일 경우에는 어드레스가 30010번지가 된다(단계 S8).
그리고, 상기 프로세서(21)의 CPU가 훅 온/오프(Hook On/Off) 검출 기능의 어드레스인 어드레스 31000번지를 선택하는 경우에(단계 S9) 상기 로드 신호(LOAD)를 생성시켜 상기 프로세서(21)와 TDLA(21) 간의 송수신을 동기하며(단계 S10), 상기 TDLA(21)는 송수신 클럭 신호(CLK)에 동기한 해당 송신 클럭 신호에 따라 해당 보드(예로, TDLA(21)의 영번 보드)의 훅 상태 데이타를 상기 프로세서(21)로 송신한다(단계 S11).
이에 따라, 상기 프로세서(21)는 상기 TDLA(22)로부터 송신되는 훅 상태 데이타를 수신 클럭 신호에 동기하여 수신하고(단계 S12), 해당 훅 상태 데이타를 병렬 데이타로 변환하여 상기 프로세서(21)의 CPU가 판독할 수 있게 되는데, 예로 상기 TDLA(22)의 보드가 일번일 경우에는 어드레스가 31010번지가 된다(단계 S13).
그리고, 상기 프로세서(21)의 CPU가 콤보 직렬 데이타 기록(COMBO Serial Data Write) 기능의 어드레스인 어드레스 32000번지를 선택하는 경우에(단계 S14) 해당 콤보 직렬 데이타 기록 어드레스에 1(Byte)의 병렬 데이타를 기록하면(단계 S15), 로드 신호(LOAD)를 생성시켜 상기 프로세서(21)와 TDLA(21) 간의 송수신을 동기하고(단계 S16) 해당 병렬 데이타를 송신 클럭 신호에 동기하여 직렬 데이타로 변환시켜(단계 S17) 해당 변환된 직렬 데이타를 상기 TDLA(22)로 송신하게 된다(단계 S18).
이에, 상기 TDLA(22)는 상기 프로세서(21)로부터 송신되는 1(Byte)의 직렬 데이타를 제어하고자 하는 콤보(예로, 제1TDLA(22-1)의 영번 콤보)의 데이타 입력으로 사용하는데, 다른 예로 상기 TDLA(22)의 보드가 일번이고 콤보 칩 이번을 제어하고자 할 경우에는 어드레스가 32012번지가 된다(단계 S19).
그리고 또한, 상기 프로세서(21)의 CPU가 콤보 직렬 데이타 판독(COMBO Serial Data Read) 기능의 어드레스인 어드레스 33000번지를 선택하는 경우에(단계 S20) 상기 로드 신호(LOAD)를 생성시켜 상기 프로세서(21)와 TDLA(21) 간의 송수신을 동기하며(단계 S21), 상기 TDLA(21)는 송수신 클럭 신호(CLK)에 동기한 해당 송신 클럭 신호에 따라 해당 보드(예로, TDLA(21)의 영번 보드)와 상기 프로세서(21)가 선택한 콤보 칩(예로, 영번 콤보)의 출력 데이타를 상기 프로세서(21)로 송신한다(단계 S22).
이에 따라, 상기 프로세서(21)는 상기 TDLA(22)로부터 송신되는 출력 데이타를 수신 클럭 신호에 동기하여 수신하고(단계 S23), 해당 출력 데이타를 병렬 데이타로 변환하여 상기 프로세서(21)의 CPU가 판독할 수 있게 되는데, 예로 상기 TDLA(22)의 보드가 일번이고 콤보 칩 이번의 출력 데이타를 판독하고자 할 경우에는 어드레스가 33012번지가 된다(단계 S24).
이상과 같이, 본 발명에 의해 TNIF의 프로세서가 TD-버스를 통해 TSTA를 거쳐 인터페이스하지 않고 어드레스만으로 직접 TDNA 및 TDNA 내의 콤보 칩을 제어하여 정합할 수 있으므로 중간 단계를 거치지 않아 통신의 신뢰도를 향상시켰다.

Claims (1)

  1. 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법에 있어서, 프로세서(21)의 CPU가 루프 백 어드레스의 선택을 확인하여 해당 루프 백 어드레스에 1(Byte)의 병렬 데이타를 기록하는 제1과정과; 상기 병렬 데이타를 기록하면 로드 신호를 생성시켜 송수신을 동기하고, 상기 병렬 데이타를 송신 클럭 신호에 동기하여 직렬 데이타로 변환시켜 TDLA(22)로 송신하는 제2과정과; 상기 직렬 데이타를 기준 클럭 신호(CLK)에 동기한 송신 클럭 신호에 따라 상기 TDLA(22)에서 상기 프로세서(21)로 송신하고, 해당 직렬 데이타를 상기 프로세서(21)에서 수신 클럭 신호에 동기하여 수신하는 제3과정과; 상기 직렬 데이타를 상기 프로세서(21)에서 병렬 데이타로 변환하여 상기 프로세서(21)의 CPU에서 판독하는 제4과정과; 상기 프로세서(21)의 CPU가 훅 온/오프 검출 어드레스의 선택을 확인하면 로드 신호를 생성시켜 송수신을 동기하는 제5과정과; 기준 클럭 신호(CLK)에 동기한 송신 클럭 신호에 따라 상기 TDLA(21) 보드의 훅 상태 데이타를 상기 TDLA(21)에서 상기 프로세서(21)로 송신하는 제6과정과; 상기 훅 상태 데이타를 수신 클럭 신호에 동기하여 상기 프로세서(21)에서 수신하여 병렬 데이타로 변환시켜 상기 프로세서(21)의 CPU에서 판독하는 제7과정과; 상기 프로세서(21)의 CPU가 콤보 직렬 데이타 기록 어드레스의 선택을 확인하여 해당 콤보 직렬 데이타 기록 어드레스에 1(Byte)의 병렬 데이타를 기록하는 제8과정과; 상기 병렬 데이타를 기록하면 로드 신호를 생성시켜 송수신을 동기하고, 상기 병렬 데이타를 송신 클럭 신호에 동기하여 직렬 데이타로 변환시켜 상기 TDLA(22)로 송신하는 제9과정과; 상기 직렬 데이타를 상기 TDLA(22) 내의 제어하려는 콤보의 데이타 입력으로 사용하는 제10과정과; 상기 프로세서(21)의 CPU가 콤보 직렬 데이타 판독 어드레스의 선택하면 로드 신호를 생성시켜 송수신을 동기하는 제11과정과; 기준 클럭 신호(CLK)에 동기한 송신 클럭 신호에 따라 상기 TDLA(21) 보드와 상기 프로세서(21)가 선택한 콤보 칩의 출력 데이타를 상기 프로세서(21)로 송신하는 제12과정과; 상기 출력 데이타를 수신 클럭 신호에 동기하여 상기 프로세서(21)에서 수신하여 병렬 데이타로 변환시켜 상기 프로세서(21)의 CPU에서 판독하는 제13과정을 포함하여 이루어진 것을 특징으로 하는 대용량 ICPS에서 TNIF의 프로세서와 TDNA 간의 정합 방법.
KR1019960061729A 1996-12-04 1996-12-04 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법 KR100200567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960061729A KR100200567B1 (ko) 1996-12-04 1996-12-04 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960061729A KR100200567B1 (ko) 1996-12-04 1996-12-04 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법

Publications (2)

Publication Number Publication Date
KR19980043767A KR19980043767A (ko) 1998-09-05
KR100200567B1 true KR100200567B1 (ko) 1999-06-15

Family

ID=19485747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960061729A KR100200567B1 (ko) 1996-12-04 1996-12-04 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법

Country Status (1)

Country Link
KR (1) KR100200567B1 (ko)

Also Published As

Publication number Publication date
KR19980043767A (ko) 1998-09-05

Similar Documents

Publication Publication Date Title
US4695952A (en) Dual redundant bus interface circuit architecture
JP5096024B2 (ja) Ｕｓｂコントローラ及びｕｓｂコントローラ試験方法
US6470404B1 (en) Asynchronous communication device
KR100200567B1 (ko) 대용량 icps에서 tnif의 프로세서와 tdna 간의 정합 방법
US6192409B1 (en) X.25 network connection for X.25 protocol communication used in a full electronic switching system
JPH02179046A (ja) 信号符号化方式
US7082484B2 (en) Architecture for advanced serial link between two cards
US7453380B2 (en) Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus
GB2290203A (en) Communication circuit for performing data transfer
JPH07131504A (ja) データ転送装置
JP3522997B2 (ja) 通信回路ならびに通信回路を用いたデータ伝送システム
KR0128896B1 (ko) 캐스캐이드로 접속된 원격 송수신장치
JP3359987B2 (ja) データ処理装置
JP2008293120A (ja) データ転送装置
JPH0315866B2 (ko)
JPH0614649B2 (ja) 多重ｈｄｌｃ通信チヤネル受信装置を有する端末アダプタ
KR100315700B1 (ko) 티디-버스 복호부의 입출력을 비교하기 위한 체크모드 구현방법 및 회로
JP3488250B2 (ja) シリアルデータ通信方式
JP2734627B2 (ja) バスマスター装置
JP2002223208A (ja) 多チャネルデータ伝送方法および方式
KR920001859B1 (ko) 타임 스위치 제어 메모리장치
KR0139959B1 (ko) 전자교환기의 티디버스 정합회로
JP3106882B2 (ja) リモートｉｏのｉｄコードの送出装置
JPH0546551A (ja) データ転送装置、データ転送システム及びデータ転送方法
KR20020080522A (ko) 데이터 송수신을 위한 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee