JP2002223208A

JP2002223208A - 多チャネルデータ伝送方法および方式

Info

Publication number: JP2002223208A
Application number: JP2001020672A
Authority: JP
Inventors: Akio Tajima; 章雄田島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-01-29
Filing date: 2001-01-29
Publication date: 2002-08-09

Abstract

(57)【要約】【課題】多チャネル大容量インタフェース装置におい
て、スループットの向上によるＬＳＩの出力タイミング
や配線長のばらつきを考慮したタイミング設計や配線設
計、およびコネクタやＬＳＩとのレイアウト設計が困難
であった。【解決手段】多チャネル基準信号を発生する基準信号発
生部１１１と、多チャネルデータと多チャネル基準信号
を選択するセレクタ１１２とを有するデータ送信部１１
と；多チャネル受信データのビット同期を行うビット同
期部１２２１と多チャネル受信データ間のデスキューを
行うデスキュー部１２２２と多チャネル受信データを符
号化・多重化するコード・ＭＵＸ部１２２３とを有する
データ処理部１２２と、セレクタ１１２が多チャネルデ
ータと多チャネル基準信号のいずれを選択したかの情報
を与える制御部１２１とを有するデータ受信部１２と；
を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は多チャネルデータ伝
送方法および方式に関し、特に装置内パッケージ間を伝
達して装置間を大容量のデータ伝送を行なう多チャネル
データ伝送方法および方式に関する。

【０００２】

【従来の技術】近年、インターネットの普及によってデ
ータ通信量が爆発的に増加している。それに伴って、イ
ンフラとしてスループットがＴｂｐｓを越える大容量の
交換機やルータの実現が望まれている。Ｔｂｐｓを越え
る大容量交換機やルータでは、その入出力インタフェー
スカード当たりのスループットは１０Ｇｂ／ｓ程度の高
速であることが必要である。このインタフェースカード
においては、データの同期や、パフォーマンスモニタ、
および優先制御などの処理を行うが、一般にこれらの処
理回路の動作速度は遅いためシリアルデータをそのまま
処理することができず、パラレルのデータとして扱う。
例えばスループット１０Ｇｂ／ｓのデータは、動作速度
６２２Ｍｂ／ｓのデータ１６本や、１５５Ｍｂ／ｓのデ
ータ６４本として処理を行う。

【０００３】このような大容量のデータを他の装置と装
置間伝送をする場合、双方の装置規模が大きさが大きく
なって伝送距離は数１０〜１００ｍとなるので、同軸ケ
ーブルによる伝送は困難であり、光伝送技術によって実
現する。特に伝送距離が数１００ｍ以下であれば、シリ
アル伝送と比較して低価格化が実現できる並列光伝送に
よってデータを伝送する。この並列光伝送を用いたイン
タコネクションにおいては、光ファイバのチャネル毎の
遅延ばらつきや光送受信器におけるチャネル間の遅延ば
らつきによって、チャネル毎にデータの到着するタイミ
ングが異なる。そのためチャネル毎に受信したデータを
識別するタイミングが異なるので、デスキュー回路を用
いてスキュー吸収を行う。例えば、藤本他「多チャンネ
ル光伝送用多重／符号化処理方式」１９９３年電子情報
通信学会秋期大会Ｂ−８６０、Ｐ４−１０１では、送信
側でｍビットに一回補助ビットを挿入し、受信側でこの
補助ビットを検出することによってデスキューを行って
いる。

【０００４】

【発明が解決しようとする課題】このように、従来、装
置間のような伝送距離が数１０ｍ以上長い部分のデータ
伝送においては、デスキュー回路を用いてスキュー吸収
を行ってきたが、装置内部やボード内の短距離の接続に
ついてはこのようなことは行わず信号線を等長化するこ
とによってタイミング設計を行っていた。スループット
が大容量となるに従って、信号線の数も増加する。例え
ば、スループットが８０Ｇｂ／ｓは、６２２Ｍｂ／ｓの
データ１２８本に相当する。また、低駆動電圧でも高い
ノイズマージンを確保することができるＬＶＤＳ（Ｌｏ
ｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉ
ｇｎａｌｉｎｇ）のような差動伝送を用いた場合には、
信号線の数はさらに倍となる。しかしながら、このよう
な装置内部やボード内といった短距離接続におけるデー
タ伝送においては何も対策がとられておらず、このた
め、スループットの向上によってＬＳＩの出力タイミン
グのばらつきや配線長のばらつきを考慮したタイミング
設計や配線設計、およびコネクタやＬＳＩとのレイアウ
ト設計が困難であるといった問題があった。また、信号
線１本当たりの伝送レートを向上し配線数を減らした場
合には、１ビット当たりの配線長が短くなり、前者と同
様な問題があった。

【０００５】従って、本発明の目的は、装置内のＬＳＩ
の出力タイミングのばらつきや配線長のばらつきを考慮
したタイミング設計や配線設計を行うことなしに、大容
量の多チャネル並列データ伝送を実現することである。

【０００６】

【課題を解決するための手段】本発明による多チャネル
データ伝送方法は、第１に、データ送信部からデータ受
信部へ装置内伝送を行なって他の装置へ伝送するデータ
伝送方法において、前記データ送信部は、装置内基準ク
ロックに同期した複数チャネルの送信データと前記複数
チャネルの基準データとを前記複数チャネルに対応した
信号線を通して前記データ受信部へパラレル伝送し、前
記データ受信部は、受信された前記複数チャネルの基準
データをもとに受信データのチャネル毎のビット同期お
よび遅延吸収を行なって複数のシリアル信号線に多重化
し、前記他の装置へ伝送する。

【０００７】本発明による多チャネルデータ伝送方法
は、第２に、前記受信データの前記ビット同期および前
記遅延吸収は、前記データ送信部が始めに前記複数チャ
ネルの基準データを送信し、前記データ受信部が受信さ
れた前記複数チャネルの基準データに基づいてチャネル
毎のビット同期と遅延吸収を行ない、その後に前記デー
タ送信部が前記基準データを前記送信データに切り換え
て送信することにより行なう。

【０００８】本発明による多チャネルデータ伝送方法
は、第３に、前記ビット同期は、受信された前記複数チ
ャネルの基準データからチャネル毎に受信クロックを抽
出し、その受信クロックに基づいて前記チャネル毎の基
準データを識別してメモリに一時的に書き込むとともに
前記装置内クロックに同期させて読み出すことにより行
なう。

【０００９】本発明による多チャネルデータ伝送方法
は、第４に、前記遅延吸収は、前記ビット同期が行なわ
れた前記複数チャネルの基準データに基づいてチャネル
毎の位相シフト量を検出し、その位相シフト量に基づい
て前記チャネル毎の位相シフトをすることにより行な
う。

【００１０】本発明による多チャネルデータ伝送方法
は、第５に、前記データ受信部が、受信された前記複数
チャネルの基準データに基づいて受信データのチャネル
毎の第１のビット同期を行なって複数のシリアルチャネ
ルに多重化し、その多重化された複数のシリアルチャネ
ルデータをチャネル毎に第２のビット同期を行なうとと
もに遅延吸収を行なって前記他の装置へ伝送する。

【００１１】本発明による多チャネルデータ伝送方法
は、第６に、前記第１のビット同期は、前記ビット同期
と同一である。

【００１２】本発明による多チャネルデータ伝送方式
は、第１に、データ送信部からデータ受信部へ装置内伝
送を行なって他の装置へ伝送するデータ伝送方式におい
て、前記データ送信部が、装置内基準クロックに同期し
た複数チャネルの送信データを出力する送信データ出力
手段と、前記装置内基準クロックに同期した前記複数チ
ャネルの基準データを出力する基準データ発生手段と、
選択切替信号に制御されて前記送信データと前記基準デ
ータとのいずれかを選択出力するセレクタとを備え；前
記データ受信部が、前記データ送信部の前記セレクタへ
前記選択切替信号を送出するとともにその選択切替信号
情報を出力する制御手段と、前記制御手段からの前記選
択切替信号情報が前記基準データに切り替えた情報であ
るときは、前記データ送信部から入力された前記複数チ
ャネルの基準データに基づいてチャネル毎のビット同期
を行なうビット同期手段と、前記ビット同期が行なわれ
た前記複数チャネルの基準データに基づいて前記チャネ
ル毎の遅延を吸収する遅延吸収手段と、前記遅延吸収が
行なわれた前記複数チャネルを複数のシリアル伝送路に
多重化して前記他の装置へ伝送するシリアル変換・多重
化手段と；を備える。

【００１３】本発明による多チャネルデータ伝送方式
は、第２に、前記データ受信部が、前記データ送信部の
前記セレクタへ前記選択切替信号を送出するとともにそ
の選択切替信号情報を出力する制御手段と、前記制御手
段からの前記選択切替信号情報が前記基準データに切り
替えた情報であるときは、前記データ送信部から入力さ
れた前記複数チャネルの基準データに基づいてチャネル
毎のビット同期を行なう第１のビット同期手段と、前記
第１のビット同期が行なわれた前記複数チャネルを複数
のシリアル信号線に多重化するシリアル変換・多重化手
段と、前記多重化された複数のシリアルチャネルデータ
をチャネル毎にビット同期を行なう第２のビット同期手
段と、前記第２のビット同期が行なわれた前記複数のシ
リアルチャネルデータのチャネル毎の遅延を吸収して前
記他の装置へ伝送する遅延吸収手段とを備える。

【００１４】本発明による多チャネルデータ伝送方式
は、第３に、前記データ送信部が、前記送信データ出力
手段と前記基準データ発生手段とが同一箇所に交互に着
脱可能な搭載部を有し、前記搭載部は前記基準データ発
生手段が搭載されたときは第１の搭載情報を出力し前記
送信データ出力手段が搭載されたときは第２の搭載情報
を出力して前記データ受信部の前記制御手段へ送出し、
前記制御手段は前記第１の搭載情報と前記第２の搭載情
報とを入力されて前記選択切替信号情報を出力する。

【００１５】本発明による多チャネルデータ伝送方式
は、第４に、前記ビット同期手段および前記第１のビッ
ト同期手段が、受信された前記複数チャネルの基準デー
タからチャネル毎に受信クロックを抽出するクロック手
段と、前記受信クロックにより前記複数チャネルの基準
データをチャネル毎に識別して前記受信クロックにより
メモリに一時的に書き込むとともに前記装置内基準クロ
ックにより前記メモリから読み出すデータ識別・記憶手
段とを備える。

【００１６】本発明による多チャネルデータ伝送方式
は、第５に、前記遅延吸収手段が、前記ビット同期が行
なわれた前記複数チャネルの基準データをチャネル毎に
多段位相シフトしてその各段毎にシフト基準データを出
力するシフトレジスタと、前記シフトレジスタの各段出
力の複数の前記シフト基準データに基づき前記チャネル
毎に前記基準データの位相シフト量を決定して前記制御
部からの前記選択切替信号情報が前記基準データを選択
切替した情報であるか前記第１の搭載情報であるときは
前記位相シフト量の情報を出力するシフト決定手段と、
前記位相シフト量の情報に基づいて前記シフトレジスタ
のどの段からの前記シフト基準データを出力するかを選
択するシフト選択手段とを備える。

【００１７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００１８】第１の実施の形態について図１〜４を併せ
て参照して説明する。図１は第１の実施の形態の多チャ
ネルデータ伝送方式を示すブロック図である。

【００１９】図１によれば、本発明による多チャネルデ
ータ伝送方式におけるインタフェース装置１は、チャネ
ル間のスキュー吸収（デスキュー）を行う際の多チャネ
ル基準信号を発生する基準信号発生部１１１と、送信側
から受信側へ送信する多チャネルデータと基準信号発生
部１１１出力の多チャネル基準信号のどちらを出力する
かを選択するセレクタ１１２とを有するデータ送信部１
１と；データ送信部１１から出力されたパラレルの多チ
ャネルデータを受信し符号化およびパラレル／シリアル
変換等の処理を行うデータ処理部１２２と、データ送信
部１１のセレクタ１１２を制御するとともにデータ処理
部１２２へセレクタ１１２が多チャネルデータと多チャ
ネル基準信号のいずれを選択しているかの情報を与える
制御部１２１とを有するデータ受信部１２と；を備え
る。

【００２０】また、データ処理部１２２は、受信された
パラレルの多チャネルデータをチャネル毎にビット同期
を行うビット同期部１２２１と、ビット同期部１２２１
でビット同期を行った多チャネルデータ間のデスキュー
を行うデスキュー部１２２２と、デスキュー部１２２２
でデスキューを行った多チャネルデータを他の装置へ伝
送するために符号化および多重化を行なうコード・ＭＵ
Ｘ部１２２３とを備える。

【００２１】次に図３を参照すると、ビット同期部１２
２１は、入力データからＰＬＬ（ＰｈａｓｅＬｏｃｋ
ｅｄＬｏｏｐ）によりチャネル毎にクロックを抽出す
るクロック抽出部１２２１３−１，１２２１３−６４
と、クロック抽出部１２２１３−１，１２２１３−６４
で抽出されたクロックに同期させて入力データをチャネ
ル毎に識別を行なう識別部１２２１１−１，１２２１２
−６４と、識別部１２２１１−１，１２２１２−６４で
識別されたチャネル毎のデータをクロック抽出部１２２
１３−１，１２２１３−６４で抽出されたクロックに同
期させて書き込むとともに外部からの基準クロックに同
期させて読み出すＦＩＦＯ１２２１２−１，１２２１２
−６４とを備える。この構成によって、入力データのビ
ット同期が実現され、出力データとしてデスキュー部１
２２２へ出力される。

【００２２】次に図４を参照すると、デスキュー部１２
２２は、ビット同期部１２１１から入力されるビット同
期がとれビット位相の揃った入力データを多断シフトす
るシフトレジスタ１２２２１−１，１２２２１−６４
と、シフトレジスタ１２２２１−１，１２２２１−６４
の各段シフト出力からのデータを入力して基準データを
検出する基準データ検出部１２２２２−１，１２２２２
−６４と、基準データ検出部１２２２２−１，１２２２
２−６４で検出されたチャネル毎の基準データを入力し
てデスキュー部１２２２から出力される各チャネルの出
力データをシフトするか否かのシフト情報をチャネル毎
に出力するシフト決定部１２２２４と、デスキュー部１
２２２からのシフト情報に基づいてシフトレジスタ１２
２２１−１，１２２２１−６４の各段シフト出力のどの
基準データを出力するかを選択するシフト量選択部１２
２２３−１，１２２２３−６４を備える。この構成によ
って、各チャネルが同じタイミングで基準データを出力
するようにシフト量を決定することによってデスキュー
を行うことができる。

【００２３】なお、この第１の実施の形態においては、
インタフェース装置１のデータスループットは４０Ｇｂ
／ｓであり、これを６００Ｍｂ/ｓ×６４ｃｈで接続し
て各チャネルをスクランブルし、他の装置へ１０Ｇｂ／
ｓ×４ｃｈで伝送している。基準信号は各チャネル”１
００１１０１０”のデータを同じタイミングで繰り返し
出力している。

【００２４】続いて、図２と図１を併せて参照して動作
について説明する。データ送信部１１とデータ受信部１
２との間は伝送する信号線数が多く、その信号線の長さ
が異なるため、チャネル間の遅延量が揃っていないの
で、図２のビット同期部入力波形５０１〜５０３に示す
ように元々同じタイミングで出力されたデータＡ１，Ａ
２，Ａ６４は、データ受信部１２に到着した時点ではそ
のタイミングは揃っていない。これらのデータをビット
同期部１２２１に入力すると、ビット同期部出力波形５
１１〜５１３に示すようにビット位相は揃えられるが、
ビット単位での遅延差は吸収しきれない。

【００２５】そこで、デスキュー部１２２２では、各チ
ャネルが何ビット位相がずれているかを、各チャネルの
基準データをもとにシフトレジスタから検出し、それに
基づいてチャネル毎にシフトレジスタでのシフト量を決
定する。この結果、デスキュー部出力波形５２１〜５２
３に示すように完全にスキューが吸収された各チャネル
のデータが出力される。

【００２６】ここで、データ送信部１１とデータ受信部
１２との間の距離が短い場合には、その間の信号線の温
度等による遅延の変動は小さいので、装置を立ち上げる
時に、基準信号を送信部１１から送信し、デスキュー部
１２２２でデスキューを行い、そのチャネル毎のシフト
量を固定した後、セレクタ１１２で実際のデータに切り
替えるように制御部１２１が制御を行えば良い。１ビッ
ト以内の遅延変動であれば、ビット同期部１２２１で吸
収できるので問題ない。もし、それ以上の遅延変動があ
った場合には、制御部１２１によってもう一度セレクタ
１１２を切り替えデスキューを行い、シフト量を決め直
すように動作する。

【００２７】次に、第２の実施の形態について図５を参
照して説明する。この第２の実施の形態は第１の実施の
形態の変形である。従って、データ送信部２１の構成と
動作は、図１のデータ送信部１１と同じである。

【００２８】データ受信部２２は、データ送信部２１か
ら送信された多チャネルのデータを受信して符号化，パ
ラレル／シリアル変換および多重化等の処理を行うデー
タ処理部２２２と、データ処理部２２２出力の多重化さ
れた各チャネル毎のデータのビット同期を行なうビット
同期部２２３と、ビット同期部２２３出力のチャネル間
のスキュー吸収を行うデスキュー部２２４と、データ送
信部２１のセレクタ２１２を制御するとともにデータ処
理部２２２へセレクタ２１２が多チャネルデータと多チ
ャネル基準信号とのいずれを選択しているかの情報を与
える制御部２２１とを備える。

【００２９】また、データ処理部２２２は、データ送信
部２１から入力されたデータをチャネル毎にビット同期
を行うビット同期部２２２１と，ビット同期部２２２１
でビット同期を行ったチャネル毎のデータを多重化する
ＭＵＸ部２２２２とを備える。

【００３０】この第２の実施の形態では、他の装置へデ
ータを送信する際に、装置出力付近でデスキューを行う
ことによってチャネル間スキューを無くしてから送信す
るように、デスキュー部２２４はデータ処理部２２２の
後段に設けられ、多重化処理を行った後にデスキュー処
理を行っている。

【００３１】その他の各部の動作については、第１の実
施の形態の場合と同様であるため、これ以上の説明を省
略する。

【００３２】次に、第３の実施の形態について図６と図
７を併せて参照して説明する。

【００３３】図７を参照すると、データ送信部４１は、
スイッチ出力部４１１を備え、このスイッチ出力部４１
１から多チャネルのデータを出力する。データ受信部４
２は、図１における第１の実施の形態のデータ処理部１
２２および制御部１２１と同様のデータ処理部４２２お
よび制御部４２１と、他にデータ処理部４２２の出力デ
ータを他の装置へ伝送するときに光に変換して送信する
電気／光（Ｅ／Ｏ）変換部４２３を備える。

【００３４】また、図６のデータ受信部３２と図７のデ
ータ受信部４２とは、その構成および機能が全く同じも
のである。相違する点は、校正装置３１はデータ送信部
４１のスイッチ出力部４１１の代わりに基準信号発生部
３１１を搭載していることと、データ送信部４１とデー
タ受信部４２との間の各チャネルの配線長が不揃いであ
るのに対し、データ送信部４１とデータ受信部４２との
間の各チャネルの配線長が同じであることである。

【００３５】次に、図６と図７とを併せて参照して動作
について説明する。まず、データ送信部とデータ受信部
との接続において、実際の接続である図７の構成をとる
前に、仮の接続である図６の構成をとる。図６の構成に
おいて、校正装置３１は、実際にはデータ送信部４１の
スイッチ出力部４１１をそのまま基準信号発生部３１１
として使用する。データ送信部に校正装置３１１が接続
されているかスイッチ出力部４１１が接続されているか
は、データ受信部の制御部３２１あるいは制御部４２１
が認識し、校正装置３１１が接続されている場合には、
第１の実施の形態と同様にデスキュー部３２２２（４２
２２）でデスキューを行なってチャネル毎のシフト量を
固定し、その後に、実際に用いる図７の構成をとってデ
ータ送信部にスイッチ出力部を接続し直すことによっ
て、デスキュー部４２２２（３２２２）でのチャネル間
のデスキューを行う。この場合でも第１の実施の形態と
同様１ビット以内の変動であればビット同期部４２２１
（３２２１）で吸収できるので問題はない。

【００３６】なお、以上の説明ではスループットを４０
Ｇｂ／ｓとしたが、これを８０Ｇｂ／ｓでも１６０Ｇｂ
／ｓにしても問題はない。また、データ伝送レートを６
２２Ｍｂ／ｓ×６４ｃｈとしたが、これを１．２５Ｇｂ
／ｓ×３２ｃｈでも２．４Ｇｂ／ｓ×１６ｃｈにしても
問題はない。

【００３７】つまり、上記の構成において上記の機能を
満たす限り、使用するスループットやチャネル数、およ
びチャネル当たりの速度や基準信号は自由であり、上記
説明が本発明を限定するものではない。

【００３８】

【発明の効果】本発明によれば、装置内およびボード内
の配線遅延の設計が必要なくなり、この結果、大幅な設
計時間の短縮、レイアウトの自由度、および高密度実装
が可能となり、大容量のルータやスイッチの実現が可能
となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の多チャネルデータ
伝送方式を示すブロック図である。

【図２】同実施の形態の動作を説明するタイミングチャ
ートである。

【図３】同実施の形態のビット同期部の構成を示すブロ
ック図である。

【図４】同実施の形態のデスキュー部の構成を示すブロ
ック図である。

【図５】本発明の第２の実施の形態の多チャネルデータ
伝送方式を示すブロック図である。

【図６】本発明の第２の実施の形態の多チャネルデータ
伝送方式を示すブロック図である。

【図７】同実施の形態を示すブロック図である。

【符号の説明】

１，２，３，４インタフェース装置１１，２１，４１データ送信部１２，２２，３２，４２データ受信部３１校正装置１１１，２１１，３１１基準信号発生部１１２，２１２セレクタ１２１，２２１，３２１，４２１制御部１２２，２２２，３２２，４２２データ処理部２２３ビット同期部２２４，４２２デスキュー部３２３，４２３Ｅ／Ｏ部４１１スイッチ出力部５０１，５０２，５０３入力波形５０４基準クロック波形５１１，５１２，５１３ビット同期部出力波形５２１，５２２，５２３デスキュー部出力波形１２２１，２２２１，３２２１，４２２１ビット同
期部１２２２，３２２２デスキュー部１２２３コード・ＭＵＸ部１２２１１−１，１２２１１−６４識別部１２２１３−１，１２２１３−６４クロック抽出部１２２１２−１，１２２１２−６４ＦＩＦＯ１２２２１−１，１２２２１−６４シフトレジスタ１２２２３−１，１２２２３−６４シフト量選択部１２２２２−１，１２２２２−６４基準データ検出
部１２２２４シフト決定部

Claims

【特許請求の範囲】

【請求項１】データ送信部からデータ受信部へ装置内
伝送を行なって他の装置へ伝送するデータ伝送方法にお
いて、前記データ送信部は、装置内基準クロックに同期した複
数チャネルの送信データと前記複数チャネルの基準デー
タとを前記複数チャネルに対応した信号線を通して前記
データ受信部へパラレル伝送し、前記データ受信部は、
受信された前記複数チャネルの基準データをもとに受信
データのチャネル毎のビット同期および遅延吸収を行な
って複数のシリアル信号線に多重化し、前記他の装置へ
伝送することを特徴とする多チャネルデータ伝送方法。
【請求項２】前記受信データの前記ビット同期および
前記遅延吸収は、前記データ送信部が始めに前記複数チ
ャネルの基準データを送信し、前記データ受信部が受信
された前記複数チャネルの基準データに基づいてチャネ
ル毎のビット同期と遅延吸収を行ない、その後に前記デ
ータ送信部が前記基準データを前記送信データに切り換
えて送信することにより行なうことを特徴とする請求項
１記載の多チャネルデータ伝送方法。
【請求項３】前記ビット同期は、受信された前記複数
チャネルの基準データからチャネル毎に受信クロックを
抽出し、その受信クロックに基づいて前記チャネル毎の
基準データを識別してメモリに一時的に書き込むととも
に前記装置内クロックに同期させて読み出すことにより
行なうこと特徴とする請求項１あるいは２記載の多チャ
ネルデータ伝送方法。
【請求項４】前記遅延吸収は、前記ビット同期が行な
われた前記複数チャネルの基準データに基づいてチャネ
ル毎の位相シフト量を検出し、その位相シフト量に基づ
いて前記チャネル毎の位相シフトをすることにより行な
うことを特徴とする請求項１，２あるいは３記載の多チ
ャネルデータ伝送方法。
【請求項５】前記データ受信部が、受信された前記複
数チャネルの基準データに基づいて受信データのチャネ
ル毎の第１のビット同期を行なって複数のシリアルチャ
ネルに多重化し、その多重化された複数のシリアルチャ
ネルデータをチャネル毎に第２のビット同期を行なうと
ともに遅延吸収を行なって前記他の装置へ伝送すること
を特徴とする請求項１記載の多チャネルデータ伝送方
法。
【請求項６】前記第１のビット同期は、前記ビット同
期と同一であること特徴とする請求項３あるいは５記載
の多チャネルデータ伝送方法。
【請求項７】データ送信部からデータ受信部へ装置内
伝送を行なって他の装置へ伝送するデータ伝送方式にお
いて、前記データ送信部が、装置内基準クロックに同期した複
数チャネルの送信データを出力する送信データ出力手段
と、前記装置内基準クロックに同期した前記複数チャネ
ルの基準データを出力する基準データ発生手段と、選択
切替信号に制御されて前記送信データと前記基準データ
とのいずれかを選択出力するセレクタとを備え；前記デ
ータ受信部が、前記データ送信部の前記セレクタへ前記
選択切替信号を送出するとともにその選択切替信号情報
を出力する制御手段と、前記制御手段からの前記選択切
替信号情報が前記基準データに切り替えた情報であると
きは、前記データ送信部から入力された前記複数チャネ
ルの基準データに基づいてチャネル毎のビット同期を行
なうビット同期手段と、前記ビット同期が行なわれた前
記複数チャネルの基準データに基づいて前記チャネル毎
の遅延を吸収する遅延吸収手段と、前記遅延吸収が行な
われた前記複数チャネルを複数のシリアル伝送路に多重
化して前記他の装置へ伝送するシリアル変換・多重化手
段と；を備えることを特徴とする多チャネルデータ伝送
方式。
【請求項８】前記データ受信部が、前記データ送信部
の前記セレクタへ前記選択切替信号を送出するとともに
その選択切替信号情報を出力する制御手段と、前記制御
手段からの前記選択切替信号情報が前記基準データに切
り替えた情報であるときは、前記データ送信部から入力
された前記複数チャネルの基準データに基づいてチャネ
ル毎のビット同期を行なう第１のビット同期手段と、前
記第１のビット同期が行なわれた前記複数チャネルを複
数のシリアル信号線に多重化するシリアル変換・多重化
手段と、前記多重化された複数のシリアルチャネルデー
タをチャネル毎にビット同期を行なう第２のビット同期
手段と、前記第２のビット同期が行なわれた前記複数の
シリアルチャネルデータのチャネル毎の遅延を吸収して
前記他の装置へ伝送する遅延吸収手段とを備えることを
特徴とする請求項７記載の多チャネルデータ伝送方式。
【請求項９】前記データ送信部が、前記送信データ出
力手段と前記基準データ発生手段とが同一箇所に交互に
着脱可能な搭載部を有し、前記搭載部は前記基準データ
発生手段が搭載されたときは第１の搭載情報を出力し前
記送信データ出力手段が搭載されたときは第２の搭載情
報を出力して前記データ受信部の前記制御手段へ送出
し、前記制御手段は前記第１の搭載情報と前記第２の搭
載情報とを入力されて前記選択切替信号情報を出力する
ことを特徴とする請求項７あるいは８記載の多チャネル
データ伝送方式。
【請求項１０】前記ビット同期手段および前記第１の
ビット同期手段が、受信された前記複数チャネルの基準
データからチャネル毎に受信クロックを抽出するクロッ
ク手段と、前記受信クロックにより前記複数チャネルの
基準データをチャネル毎に識別して前記受信クロックに
よりメモリに一時的に書き込むとともに前記装置内基準
クロックにより前記メモリから読み出すデータ識別・記
憶手段とを備えることを特徴とする請求項７あるいは８
記載の多チャネルデータ伝送方式。
【請求項１１】前記遅延吸収手段が、前記ビット同期
が行なわれた前記複数チャネルの基準データをチャネル
毎に多段位相シフトしてその各段毎にシフト基準データ
を出力するシフトレジスタと、前記シフトレジスタの各
段出力の複数の前記シフト基準データに基づき前記チャ
ネル毎に前記基準データの位相シフト量を決定して前記
制御部からの前記選択切替信号情報が前記基準データを
選択切替した情報であるか前記第１の搭載情報であると
きは前記位相シフト量の情報を出力するシフト決定手段
と、前記位相シフト量の情報に基づいて前記シフトレジ
スタのどの段からの前記シフト基準データを出力するか
を選択するシフト選択手段とを備えることを特徴とする
請求項７あるいは９記載の多チャネルデータ伝送方式。