JPH0233700A - アラーム優先処理方式 - Google Patents

アラーム優先処理方式

Info

Publication number
JPH0233700A
JPH0233700A JP18500888A JP18500888A JPH0233700A JP H0233700 A JPH0233700 A JP H0233700A JP 18500888 A JP18500888 A JP 18500888A JP 18500888 A JP18500888 A JP 18500888A JP H0233700 A JPH0233700 A JP H0233700A
Authority
JP
Japan
Prior art keywords
alarm
priority
priority processing
information
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18500888A
Other languages
English (en)
Inventor
Minako Sugimoto
杉本 皆子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18500888A priority Critical patent/JPH0233700A/ja
Publication of JPH0233700A publication Critical patent/JPH0233700A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Alarm Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要コ 通信用伝送装置やこれにつながる回線に関する複数種類
のアラーム情報を複数ビット構成にして表わしたアラー
ムデータについて、アラームデータ中のアラーム情報に
優先順序をっけ、優先順序の高いものから優先して所要
の処理を施すアラーム優先処理方式に関し、 アラーム情報について1ビツトずつ検索するというソフ
トウェア処理を不要として、優先処理効率を良くできる
ようにすることを目的とし、各アドレスごとに所要の優
先処理情報を入力されたメモリをもつプライオリティ・
レゾルバをそなえ、アラームデータをアドレス情報とし
てプライオリティ・レゾルバへ入力し、該アラームデー
タからなるアドレス情報に対応する所要の優先処理情報
を取り出して、この優先処理情報に対応する処理を施す
ように構成する。
[産業上の利用分野] 本発明は、通信用伝送装置やこれにつながる回線に関す
る複数種類のアラーム情報を複数ビット構成にして表わ
したアラームデータについて、アラームデータ中のアラ
ーム情報に優先順序をつけ。
優先順序の高いものから優先して所要の処理を施すアラ
ーム優先処理方式に関する。
[従来の技術] 第5図はアラーム優先処理方式を実施されるシステムブ
ロック図であるが、この第5図において、1oはアナロ
グ回線用電話機、11はアナログ回線用ファクシミリ、
12はアナログ回線用交換機であり、13はディジタル
回線用電話機、14はディジタル回線用ファクシミリ、
15はディジタル回線用交換機である。
また、16は交換機12からの信号をノ(ルス符号変調
して多重化するパルス符号変調多重化装置(伝送装置)
、17.18は2次群−〇次群多重化装置(伝送装置)
、19は2次群−〇次群多重化装置17.18からの多
重化信号を更に多重化する多重化装置(伝送装置)で、
これらの多重化装置16〜19には、アラーム優先処理
を実施するためのアラーム盤20が設けられている。
ここで、アラーム盤20は上記のような通信用伝送装置
16〜19内および回線の警報を収集し。
監視装置に警報を転送する機能をもつものである。
従って、警報収集後に、各アラーム盤20からは、警報
収集後に、監視装置(SV)21へ警報転送が行なわれ
るようになっている。
また、第6図はアラーム盤20のブロック図である。こ
のアラーム盤20は入出力ポート(I10ポート)22
を介して伝送装置本体(以下、装置本体という)に接続
されており、更にこのアラーム盤20はマイクロプロセ
ッサユニット(MPU)23.RAM24をそなえて構
成されている。
そして、装置本体からのアドレスおよびアラームデータ
は工/○ポート22を介し更にはアドレスバス25.デ
ータバス26を介してMPU23やRA M 24へ入
力されるようになっている。
なお、このアラームデータは、第7図に示すように、伝
送装置やこれにつながる回線に関する複数種類のアラー
ム情報(AIS、REC,ERR。
5END、ES等)を複数ビット(例えば8ビツト)構
成にしたものである。ここで、AISは回線障害、RF
Cは回線入力断および同期はずれ、ERRは誤り率劣化
、5END対局警報、ESはパリティビットエラーであ
り、AIS、REC。
ERR,5END、ESの順で優先順位が高い。
このような構成により、装置本体は検出したアラームデ
ータをI10ポート22に書き込み、その後、アラーム
盤20内のMPU23のソフトウェア制御により、優先
順位の高いアラームから順に検索し、所要の優先処理が
行なわれる。
かかるソフトウェアによる処理フローの概要を示すと、
第8図のようになる。即ち、まずステップa1で、K=
7とし、ステップa2で、b (K)ビットがアラーム
有かどうかが判断される。b(K)ビットが1の場合は
、アラーム有と判断され、b (K)ビットがOの場合
は、アラーム無と判断される。
そして、このステップa2で、アラーム無の場合は、ス
テップa3で、に=Oかどうかが判断され、K〉0の場
合は、ステップa4で、Kの値を1だけ引いて(K4−
に−1)から、ステップa2へ戻る。もし、このステッ
プa2で、アラーム有の場合は、ステップa5の優先処
理を実施してから1次処理を行なう(ステップa6)。
もし、アラーム無で、K=Oとなった場合は、優先処理
をせずに、ステップa6の次処理を施す。
[発明が解決しようとする課題] しかしながら、このような従来のアラーム優先処理方式
では、第8図に示す処理フローからもわかるように、ア
ラーム情報について1ビツトずつ検索しているので、個
々のアラーム情報に対する優先処理効率が悪いという問
題点がある。即ち。
優先順位の低いアラーム(例えばパリティビットエラー
ES)のみが発生している場合にも、優先順位の高いも
のから順に1ビツトずつ検索していくので、この優先順
位の低いアラームに対する優先処理効率が悪くなるので
ある。
本発明は、このような問題点を解決しようとするもので
、アラーム情報について1ビツトずつ検索するというソ
フトウェア処理を不要として、優先処理効率を良くでき
るようにした、アラーム優先処理方式を提供することを
目的としている。
[課題を解決するための手段] 第1図は本発明の原理ブロック図である。
第1図において、1はプライオリティ・レゾルバで、こ
のプライオリティ・レゾルバ1は、例えば装置本体内の
I10ボートの手前の部分に設けられ、各アドレスAi
ごとに所要の優先処理情報PCiを入力されたメモリ1
Aをそなえている。
[作 用コ このような構成により、アラームデータがアドレス情報
としてプライオリティ・レゾルバ1へ入力されるが、こ
のプライオリティ・レゾルバ1では、アラームデータか
らなるアドレス情報Aiに対応する所要の優先処理情報
PCiを取り出して、この優先処理情報PCiに対応す
る処理を施すことが行なわれる。
[実施例] 以下、図面を参照して本発明の詳細な説明する。
この実施例においても、アラーム盤20は種々の伝送装
置16〜19に付設されており、このアラーム盤20か
ら監視装置(SV)21へ警報転送が行なわれるように
なっている(第5図参照)。
第2図は本発明の一実施例を示すブロック図であるが、
この第2図に示すごとく、各アラーム盤20は、入出力
ポート(1/○ボート)22を介して伝送装置本体に接
続されており、更にこのアラーム盤20はマイクロプロ
セッサユニット(MPU)23.RAM24をそなえて
構成されている。
そして、装置本体からのアドレスは、I10ボート22
およびアドレスバス25を介して、MPU23やRAM
24へ入力されるようになっているが、装置本体からの
アラームデータは、プライオリティ・レゾルバ1.I1
0ボート22およびデータバス26を介して、MPU2
3やRAM 24へ入力されるようになっている。
ここで、プライオリティ・レゾルバ1は、装置本体内の
I10ポート22の手前の部分に設けられ、第3図に示
すごとく、各アドレスAiごとに所要の優先処理情報P
Ciを入力されたメモリ(RAMテーブル)LAをそな
えている。そして、このメモリ1A上には、アラームデ
ータが8ビツト表示であることから、予め2’=256
通りのアラームビット配列に対して、その優先処理後の
ビット配列が登録されている。
上述の構成により、例えばアラームデータとして第3図
に示すごと<AISアラームと5ENDアラームとを検
出した場合について、その動作例を説明する。まず、ア
ラームデータがアドレス情報としてプライオリティ・レ
ゾルバ1へ入力される。このときのアドレス情報は、ヘ
キサ表示で「12」となる。
そして、このプライオリティ・レゾルバ1では、アラー
ムデータからなるアドレス情報「12」に対応する所要
の優先処理情報rlOJ(この「10」もヘキサ表示で
ある)を取り出して、このデータをI10ボート22に
書き込む。
このようにプライオリティ・レゾルバ1によって、アラ
ームデータが1バイト単位で検索されるので、従来のよ
うに1ビツトずつ検索されるものに比べ、優先処理の高
速化をはかることができる。
その後は、アラーム盤20のMPU23がI10ボート
22からこの優先処理情報「1o」を読み取って、この
処理「10」に対応する処理を施すべく、この優先処理
情報「10」をRAM 24に記憶したり、監視装置2
1へ転送したりする。
ここで、アラーム盤20による処理フ。−ヲ示すと、第
4図のようになるが、この第4図に示すフローでは、ま
ず、ステップA1で、警報収集処理を行ない、ステップ
A2で、優先処理を行なってから、転送用のパケットを
作成して(ステップA3)、これを監視装置21へ転送
する(ステップA4)。
このように本アラーム優先処理方式によれば、アラーム
種別(優先順位)にかかわらず、アラーム盤20として
は、常に一度だけの■/○ボート22へのアクセスで、
優先処理後のアラームデータを検出することができ、こ
れにより処理速度の向上をはかることができる。
また、プライオリティ・レゾルバ1に、RAMからなる
メモリ1Aを使用しているので、任意の優先順位の書替
え(再設定)を容易に行なうことができ、その結果この
プライオリティ・レゾルバ1を汎用的に利用することが
できる。
[発明の効果] 以上詳述したように、本発明のアラーム優先処理方式に
よれば、各アドレスごとに所要の優先処理情報を入力さ
れたメモリをもつプライオリティ・レゾルバをそなえ、
アラームデータをアドレス情報としてプライオリティ・
レゾルバへ入力し、アラームデータからなるアドレス情
報に対応する所要の優先処理情報を取り出して、この優
先処理情報に対応する処理を施すことが行なわれるので
、アラーム情報について1ビツトずつ検索するというソ
フトウェア処理を不要にすることができ、これにより優
先処理効率を大幅に改善できる利点がある。
【図面の簡単な説明】 第1図は本発明の原理ブロック図。 第2図は本発明の一実施例を示すブロック図、第3図は
プライオリティ・レゾルバを説明する叱 第4図はアラーム盤での処理フローを示す図。 第5図はアラーム優先処理方式を実施されるシステムブ
ロック図、 第6図は従来例を示すブロック図。 第7図はアラームデータの構成例を示す図、第8図は従
来のソフトウェアによる処理フローを示す図である。 図において、 1はプライオリティ・レゾルバ、 1Aはメモリ、 16〜19は伝送装置としての多重化装置、20はアラ
ーム盤、 21は監視装置。 22はI10ボート、 23はMPU。 24はRAMである。 −−−7’ライオリテイ・レソルバ 1A−−−メ+、l) 本発明の原理ブロック図 第1図 フ゛ライオリティ・レソフしハ乞説明する7謁 3 口 アラーム盤7゛の処理フローと示す図 第4図 従来fljと示すブロック図 第 6 図 b7         b。 アラームチーブの端、或llI先示す7第7図 従来のソフトウェアによるAJ里フロ 第8図 を示すU

Claims (1)

  1. 【特許請求の範囲】 通信用伝送装置(16〜19)や該通信用伝送装置(1
    6〜19)につながる回線に関する複数種類のアラーム
    情報を複数ビット構成にして表わしたアラームデータに
    ついて、該アラームデータ中のアラーム情報に優先順序
    をつけ、優先順序の高いものから優先して所要の処理を
    施すアラーム優先処理方式において、 各アドレスごとに所要の優先処理情報を入力されたメモ
    リ(1A)をもつプライオリティ・レゾルバ(1)をそ
    なえ、 該アラームデータをアドレス情報として該プライオリテ
    ィ・レゾルバ(1)へ入力し、該アラームデータからな
    るアドレス情報に対応する所要の優先処理情報を取り出
    して、この優先処理情報に対応する処理を施すことを 特徴とする、アラーム優先処理方式。
JP18500888A 1988-07-25 1988-07-25 アラーム優先処理方式 Pending JPH0233700A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18500888A JPH0233700A (ja) 1988-07-25 1988-07-25 アラーム優先処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18500888A JPH0233700A (ja) 1988-07-25 1988-07-25 アラーム優先処理方式

Publications (1)

Publication Number Publication Date
JPH0233700A true JPH0233700A (ja) 1990-02-02

Family

ID=16163160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18500888A Pending JPH0233700A (ja) 1988-07-25 1988-07-25 アラーム優先処理方式

Country Status (1)

Country Link
JP (1) JPH0233700A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159627A (ja) * 2005-12-09 2007-06-28 Mazda Motor Corp 車両用シート構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007159627A (ja) * 2005-12-09 2007-06-28 Mazda Motor Corp 車両用シート構造

Similar Documents

Publication Publication Date Title
JPH0561667B2 (ja)
JPH01241935A (ja) 同期フォーマッタ
US7251220B1 (en) AIS transmission method in ATM communication system, transmission side ATM unit and ATM communication system
JPH06259352A (ja) データ端末装置を通信回路網に接続する装置
JPH07147592A (ja) 輻輳制御方法、この方法を用いたターミナルアダプタ及びこのターミナルアダプタを有する通信システム
JPH1069459A (ja) シリアルインタフェース制御装置およびその制御方法
JPH0233700A (ja) アラーム優先処理方式
JP3500565B2 (ja) メッセージ分割通信方法及び通信システム
JPH02179046A (ja) 信号符号化方式
JPS62261250A (ja) 通信ネツトワ−クにおいてデ−タ及び非符号化情報の交換を可能にする機構
KR960001084B1 (ko) 교환기의 프로세서간 통신망에서 노드의 경보발생 노드 확인 방법
JPS6232748A (ja) デ−タ転送装置
JP2581238Y2 (ja) データ伝送装置
JP3164996B2 (ja) シリアルデータ受信装置
JP2829550B2 (ja) 通信制御用lsi
JPH0444156A (ja) 転送データ生成装置
JPH04150240A (ja) 通信制御装置
KR0141294B1 (ko) 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서
JPS63164548A (ja) 伝送装置
JPH1093536A (ja) 伝送装置のユニット間インタフェース方式
JP3256641B2 (ja) Atmにおけるエラー訂正フレームの伝送方式
JP2696105B2 (ja) ネットワーク相互接続回路
JPH04104600A (ja) データ伝送方式
JPH01132245A (ja) トークン消失領域特定方式
JPS63238743A (ja) デ−タリンクコントロ−ル装置