KR100295745B1

KR100295745B1 - 에이티엠통신단말의비디오데이터송신장치

Info

Publication number: KR100295745B1
Application number: KR1019980062359A
Authority: KR
Inventors: 강재경
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2001-11-26
Also published as: KR20000045765A

Abstract

ITU-T 권고안에 제시된 비디오 데이터 전송 규약인 H.321 프로토콜을 송수신하도록 하는 ATM 통신 단말에서 ITU-T 권고안에 제시된 H.320 프로토콜에 맞게 구현된 비디오 데이터를 안정되게 ATM 셀 처리장치측에 전송하도록 하는 ATM 통신단말의 데이터 전송 장치에 관한 것으로, 데이터 라이트 신호(Write)에 따라 ATM 통신단말로부터 인가되는 1비트의 직렬데이터를 8비트의 병렬데이터로 변환하는 쉬프트 레지스터와; ATM셀 처리장치측에 전송되는 8비트의 병렬데이터에 포함하고자 하는 헤더정보를 생성하여 출력하는 헤더 생성부와; 상기 쉬프트 레지스터에 인가되는 데이터 라이트 신호(Write)를 카운트하여 8개 검출되는 경우 하나의 펄스를 출력하는 모듈러-8 카운터와; 상기 모듈러-8 카운터로부터 입력되는 하나의 펄스에 따라 상기 쉬프트 레지스터에 데이터 출력을 요구하는 리드 신호를 출력하고, 먹스를 통해 헤더 정보를 출력하기 위해 라이트 신호를 출력하며, 상기 모듈러-8 카운터에서 인가되는 펄스의 개수가 48개 또는 그 미만인 경우에 따른 각각의 데이터 선택신호를 출력하여 데이터 처리에 필요한 신호만이 출력되도록 제어하는 모듈러-47 카운터 및 제어부와; 상기 모듈러 47 카운터 및 제어부에서 인가되는 선택신호에 따라 헤더 생성부에서 인가되는 헤더정보와 상기 쉬프트 레지스터에서 인가되는 8비트의 병렬데이터 중에서 하나를 선택하여 출력하는 먹스와; 상기 모듈러-47 카운터 및 제어부에서 인가되는 라이트 신호에 따라 상기 먹스로부터 인가되는 데이터를 8비트씩 판독하여 순차적으로 저장하는 FIFO를 포함한다.

Description

에이 티 엠 통신단말의 비디오 데이터 송신장치

본 발명은 ATM(Asyncronous Transfer Mode) 통신단말에 관한 것으로, 보다 상세하게는 ITU-T 권고안에 제시된 비디오 데이터 전송 규약인 H.321 프로토콜을 송수신하도록 하는 ATM 통신 단말에서 ITU-T 권고안에 제시된 H.320 프로토콜에 맞게 구현된 비디오 데이터를 안정되게 ATM 셀 처리장치측에 전송하도록 하는 에이티 엠 통신단말의 비디오 데이터 전송장치에 관한 것이다.

종래에서 첨부된 도_1에서 알 수 있는 바와 같이, ATM 통신단말(10)에서 ITU-T 권고안 H.320 프로토콜에 적합하게 형성된 비디오 데이터를 ATM 셀 처리장치(30)측에 전송하는 경우 ATM 통신단말(10)은 H.320 프로토콜로 형성된 비디오 데이터를 직렬 데이터로 1비트씩 송신하면 송신 처리부(20)는 이를 수신하여 1비트의 직렬 데이터를 8비트의 병렬 데이터로 변환한 다음 물리매체를 통해 네트워크에 접속되어 있는 ATM 셀 처리장치(30)측에 전송한다.

또한, ATM 셀 처리장치(30)가 네트워크로부터 수신된 데이터를 ATM 통신단말(10)에 전송하는 경우 ATM 셀 처리장치(30)는 네트워크로부터 수신된 비디오 데이터를 8비트의 병렬 데이터로 출력하면 수신 처리부(40)는 8비트의 병렬 데이터를 수신한 후 1비트의 직렬 데이터로 변환하여 ATM 통신단말(10)측에 전송한다.

상기에서 송신 처리부(20)는 도 2에서 알 수 있는 바와 같이, 전송 제어 프로세서에서 인가되는 라이트(Write) 신호에 따라 ATM 통신단말에서 1비트 단위로 인가되는 직렬 비디오 데이터를 8비트의 병렬 데이터로 변환하며, 변환된 데이터를 내부의 버퍼에 순차적으로 저장하는 직/병렬 변환부 및 버퍼(21)와, 상기 직/병렬 변환부 및 버퍼(21)로부터 8비트로 인가되는 데이터를 47바이트씩 판독한 다음 1바이트의 헤더정보를 삽입하여 48 바이트로 형성하며, 외부의 시스템 클럭에 따라 송신되는 데이터의 전송을 위한 리드 및 라이트 제어신호를 출력하는 헤더 생성 및 제어부(22)와, 상기에서 헤더 정보가 삽입되어 인가되는 48바이트의 데이터를 순차적으로 저장하며, ATM 셀 처리장치(30)로부터의 억세스의 요구에 따라 선입력, 선출력을 실행하는 FIFO(First In First Out : 23)로 이루어진다.

상기한 송신 처리부(20)의 직/병렬 변환부 및 버퍼(21)에 전송 처리 프로세서에서 인가되는 384KHz의 전송 속도를 갖는 라이트 신호(Write)에 동기되어 ATM 통신단말로부터 1비트의 직렬 비디오 데이터가 입력되면 입력되는 직렬 1비트의 비디오 데이터를 8비트의 병렬 데이터로 변환한 후 저장수단인 버퍼에 순차적으로 저장한다.

상기와 같이 버퍼에 비디오 데이터가 순차적으로 저장되는 과정에서 헤더 생성 및 제어부(22)는 도 3의 타이밍도에서 알 수 있는 바와 같이 외부의 시스템 클럭에 따라 데이터 엑세스를 요구하는 리드 신호(Read)를 상기 직/병렬 변환부 및 버퍼(21)측에 인가하여 시스템 클럭에 따라 8비트의 병렬 데이터를 47바이트씩 버스트(Burst)하게 판독하여 자신의 레지스터에 일시 저장한다.

이후, 헤더 생성 및 제어부(22)는 레지스터에 저장된 47바이트의 데이터에 1바이트의 헤더 정보를 포함하여 48바이트로 형성한 후 도 3의 타이밍도에서 알 수 있는 바와 같이, 외부의 시스템 클럭에 동기시켜 FIFO(23)에 라이트 신호(Write)를 요구하여 레지스터에 저장된 데이터를 1바이트씩 FIFO(23)측에 전송한다.

상기와 같이 FIFO(23)에 저장된 48바이트의 데이터는 ATM 셀 처리장치의 판독 요구에 따라 1바이트씩 차례로 48바이트 전송된다.

전술한 바와 같은 종래의 ATM 단말장치에서 ITU-T 권고안 H.320 프로토콜에 적합하게 구현된 데이터를 ATM 셀 처리장치측에 전송함에 있어 시스템의 구성이 복잡하여 데이터의 번거로운 전처리 과정이 발생되고 이로 인하여 데이터의 전송 속도가 지연되는 문제점이 있었다.

본 발명은 전술한 바와 같은 제반적인 문제점을 감안한 것으로, 그 목적은 ITU-T 권고안에 제시된 비디오 데이터 전송 규약인 H.321 프로토콜을 송수신하도록 하는 ATM 통신 단말에서 ITU-T 권고안에 제시된 H.320 프로토콜에 맞게 구현된 비디오 데이터를 안정되게 ATM 셀 처리장치측에 전송하도록 하며, 데이터 송신 처리 수단의 구성을 단순화시켜 전송 신호의 처리에 신속성을 제공하도록 한 것이다.

제1도는 종래의 ATM 통신단말과 ATM 셀 처리장치간의 비디오 데이타 송수신장치를 보이는 개략적인 구성도.

제2도는 제1도에서 송신 처리부의 상세 구성 블록도.

제3도는 종래의 ATM 통신단말에서 비디오 데이터 송신에 대한 타이밍도.

제4도는 본 발명에 따른 ATM 통신단말의 비디오 데이터 송신장치 구성도.

제5도는 본 발명에 따른 ATM 통신단말에서 비디오 데이터 송신 타이밍도.

<도면의 주요부분에 대한 부호의 설명>

100 : 쉬프트 레지스터 111 : 헤더 생성부

112 : 먹스 113 : 모듈러-47 카운터 및 제어부

114 : 모듈러-8 카운터 115 : FIFO

상기한 바와 같은 목적을 달성하기 위한 본 발명은 ATM 통신단말의 데이터 전송 장치에 있어서, 데이터 라이트 신호(Write)에 따라 ATM 통신단말로부터 인가되는 1비트의 직렬데이터를 8비트의 병렬데이터로 변환하는 쉬프트 레지스터와; ATM셀 처리장치측에 전송되는 8비트의 병렬데이터에 포함하고자 하는 헤더정보를 생성하여 출력하는 헤더 생성부와; 상기 쉬프트 레지스터에 인가되는 데이터 라이트 신호(Write)를 카운트하여 8개 검출되는 경우 하나의 펄스를 출력하는 모듈러-8 카운터와; 상기 모듈러-8 카운터로부터 입력되는 하나의 펄스에 따라 상기 쉬프트 레지스터에 데이터 출력을 요구하는 리드 신호를 출력하고, 먹스를 통해 헤더 정보를 출력하기 위해 라이트 신호를 출력하며, 상기 모듈러-8 카운터에서 인가되는 펄스의 개수가 48개 또는 그 미만인 경우에 따른 각각의 데이터 선택신호를 출력하여 데이터 처리에 필요한 신호만이 출력되도록 제어하는 모듈러-47 카운터 및 제어부와; 상기 모듈러 47 카운터-및 제어부에서 인가되는 선택신호에 따라 헤더 생성부에서 인가되는 헤더정보와 상기 쉬프트 레지스터에서 인가되는 8비트의 병렬데이터중에서 하나를 선택하여 출력하는 먹스와; 상기 모듈러-47 카운터 및 제어부에서 인가되는 라이트 신호에 따라 상기 먹스로부터 인가되는 데이터를 8비트씩 판독하여 순차적으로 저장하는 FIFO를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.

도 4에서 알 수 있는 바와 같이 본 발명에 따른 ATM 통신단말의 비디오 데이터 송신장치는, 쉬프트 레지스터(100)와, 헤더 생성부(111), 먹스(112), 모듈러-47 카운터 및 제어부(113), 모듈러-48 카운터(114), FIFO(115)로 이루어지는데, 쉬프트 레지스터(100)는 전송 처리 프로세서에서 인가되는 데이터 전송 요구에 대한 라이트 신호(Write)신호에 따라 ATM 통신단말로부터 인가되는 1비트의 직렬 비디오 데이터를 8비트의 병렬 데이터로 변환한다.

헤더 생성부(111)는 ATM 통신단말에서 ATM 셀 처리장치측에 전송되는 8비트의 병렬 비디오 데이터에 포함하고자 하는 8비트(1바이트)의 헤더 정보를 생성하여 출력한다.

먹스(112)는 모듈러-47 카운터 및 제어부(113)에서 인가되는 선택신호에 따라 헤더 생성부(111)에서 인가되는 8비트의 헤더 정보와 쉬프트 레지스터(100)에서 인가되는 8비트의 병렬 비디오 데이터 중에서 하나를 선택하여 출력한다.

모듈러-47 카운터 및 제어부(113)는 전송되는 데이터의 판독(Read)과 라이트(Write)을 위한 제어신호를 출력하며, 데이터 선택신호를 출력하여 데이터 처리에 필요한 신호만이 출력되도록 제어한다.

모듈러-8 카운터(114)는 외부 시스템으로부터 쉬프트 레지스터(100)에 인가되는 데이터 기록 요구에 대한 라이트(Write) 신호를 카운트하여 8개 검출되는 경우 하나의 펄스를 출력하여 상기 모듈러-47 카운터 및 제어부(113)측에 인가한다.

FIFO(115)는 상기 모듈러-47 카운터 및 제어부(113)에서 인가되는 라이트(Write) 신호에 따라 상기 먹스(112)로부터 인가되는 데이터를 8비트(1바이트)씩 판독하여 순차적으로 저장한다.

전술한 바와 같은 기능을 구비하는 기술적 구성의 본 발명에서 ITU-T 권고안 H.320 프로토콜의 비디오 데이터 전송에 대한 동작은 다음과 같다.

쉬프트 레지스터(100)는 전송 처리 프로세서로부터 도 5의 타이밍도에서 알수 있는 바와 같이 384KHz의 전송 처리 속도로 인가되는 라이트 신호(Write)에 따라 ATM 통신단말로부터 인가되는 1비트의 직렬 데이터를 8비트(1바이트)의 병렬 데이터로 변환한다.

이때, 모듈러-8 카운터(114)는 상기 전송 처리 프로세서에서 쉬프트 레지스터(100)에 인가되는 라이트 신호의 클럭을 카운트하여 8개가 검출되는 경우 하나의 펄스신호를 생성하여 모듈러-47 카운터 및 제어부(113)측에 인가한다.

따라서, 모듈러-47 카운터 및 제어부(113)는 인가되는 펄스에 따라 상기 쉬프트 레지스터(100)에 리드 신호(Read)를 출력하여 데이터 출력을 요구한다.

쉬프트 레지스터(100)는 인가되는 리드 신호(Read)에 따라 변환시킨 8비트의 병렬 데이터를 헤더 생성부(111)로부터 생성된 8비트의 헤더 정보가 일측에 입력되는 먹스(112)측에 인가한다.

이때, 먹스(112)는 상기 모듈러-47 카운터(114) 및 제어부(113)에서 인가되는 선택신호에 따라 8비트의 헤더 정보 또는 8비트의 비디오 데이터를 선택하여 그중 하나의 신호만을 출력하여 FIFO(115)측에 전송하여 저장한다.

상기와 같은 동작은 도 5에서 알 수 있는 바와 같이, 모듈러-8 카운터(114)가 전송 처리 프로세서의 라이트 신호(Write)를 8개씩 카운트하여 하나의 펄스를 모듈러-47 카운터 및 제어부(113)측에 인가하면 상기 모듈러-47 카운터 및 제어부(113)는 모듈러-8 카운터(114)에서 펄스가 인가될 때마다 상기 쉬프트 레지스터(100)에 데이터 출력을 요구하는 리드 신호(Read)를 출력하고, 상기 모듈러-8 카운터(114)로부터 47개의 펄스를 검출하는 경우, 한 프레임의 데이터가 전송된 것으로 인식하여 먹스(112)측에 헤더 정보를 출력하도록 하는 선택신호(Select)를 출력한다.

즉, 쉬프트 레지스터(100)에 데이터 출력을 요구하는 47번째 신호와 첫 번째 신호의 사이에서 상기 모듈러-47 카운터 및 제어부(113)에서 상기 FIFO(115)로 출력하는 라이트 신호는 상기 먹스(112)를 통해 헤더 정보를 출력하기 위함이다.

이상에서 설명한 바와 같이 본 발명은 ITU-T 권고안의 H.320 프로토콜로 처리된 데이터를 전송하는 경우 전송되는 데이터의 실시간 처리에 의해 데이터의 전송속도가 증가되고, 하드웨어의 구성이 단순화된다.

Claims

ATM 통신단말의 데이터 전송 장치에 있어서, 데이터 라이트 신호(Write)에 따라 ATM 통신단말로부터 인가되는 1비트의 직렬데이터를 8비트의 병렬데이터로 변환하는 쉬프트 레지스터와; ATM셀 처리장치측에 전송되는 8비트의 병렬 데이터에 포함하고자 하는 헤더정보를 생성하여 출력하여 헤더 생성부와; 상기 쉬프트 레지스터에 인가되는 데이터 라이트 신호(Write)를 카운트하여 8개 검출되는 경우 하나의 펄스를 출력하는 모듈러-8 카운터와; 상기 모듈러-8 카운터로부터 입력되는 하나의 펄스에 따라 상기 쉬프트 레지스터에 데이터 출력을 요구하는 리드 신호를 출력하고, 먹스를 통해 헤더 정보를 출력하기 위해 라이트 신호를 출력하며, 상기 모듈러-8 카운터에서 인가되는 펄스의 개수가 48개 또는 그 미만인 경우에 따른 각각의 데이터 선택신호를 출력하여 데이터 처리에 필요한 신호만이 출력되도록 제어하는 모듈러-47 카운터 및 제어부와; 상기 모듈러 47 카운터 및 제어부에서 인가되는 선택신호에 따라 헤더 생성부에서 인가되는 헤더정보와 상기 쉬프트 레지스터에서 인가되는 8비트의 병렬 데이터 중에서 하나를 선택하여 출력하는 먹스와; 상기 모듈러-47 카운터 및 제어부에서 인가되는 라이트 신호에 따라 상기 먹스로부터 인가되는 데이터를 8비트씩 판독하여 순차적으로 저장하는 FIFO를 포함하는 것을 특징으로 하는 에이 티 엠 통신단말의 비디오 데이터 송신장치.