KR0167259B1 - 시리얼 데이터의 수신 및 송신장치 - Google Patents

시리얼 데이터의 수신 및 송신장치 Download PDF

Info

Publication number
KR0167259B1
KR0167259B1 KR1019950034268A KR19950034268A KR0167259B1 KR 0167259 B1 KR0167259 B1 KR 0167259B1 KR 1019950034268 A KR1019950034268 A KR 1019950034268A KR 19950034268 A KR19950034268 A KR 19950034268A KR 0167259 B1 KR0167259 B1 KR 0167259B1
Authority
KR
South Korea
Prior art keywords
data
register
out memory
host
transmission
Prior art date
Application number
KR1019950034268A
Other languages
English (en)
Other versions
KR970024724A (ko
Inventor
김계수
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950034268A priority Critical patent/KR0167259B1/ko
Priority to JP8191690A priority patent/JP3028289B2/ja
Priority to TW085112002A priority patent/TW351888B/zh
Priority to US08/720,869 priority patent/US5768630A/en
Publication of KR970024724A publication Critical patent/KR970024724A/ko
Application granted granted Critical
Publication of KR0167259B1 publication Critical patent/KR0167259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 시리얼 데이터의 수신 및 송신장치에 관한 것으로, 시리얼 데이터의 송수신이 패러렐 데이터의 송수신에 비해 전송률이 매우 낮아지는 문제점이 있다. 따라서, 본 발명은 시리얼 통신에서의 데이터 전송시 반복되는 데이터를 압축하여 전송할 수 있도록 함으로써 시리얼 데이터의 전송률을 높일 수 있도록 한다.

Description

시리얼 데이터의 수신 및 송신장치
제1도는 종래 시리얼 데이터의 수신장치 구성도.
제2도는 종래 시리얼 데이터의 송신장치 구성도.
제3도는 제1도에서, 수신되는 비동기 시리얼 데이터의 구성도.
제4도는 본 발명 시리얼 데이터의 수신장치 구성도.
제5도는 본 발명 시리얼 데이터의 송신장치 구성도.
제6도는 제4도에서, 수신되는 시리얼 데이터의 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 수신용 홀드 레지스터 20 : 수신용 선입선출 메모리
30, 300 : 어드레스 발생부 40 : 반복-비트 카운터
50 : 반복 레지스터 100 : 송신용 홀드 레지스터
200 : 송신용 선입선출 메모리 400, 600 : 제1, 2임시 레지스터
500 : 데이터 비교부 700 : 송신용 시프트 레지스터
본 발명은 시리얼 데이터의 수신 및 송신장치에 관한 것으로, 특히 시리얼 통신에서의 데이터 전송시 반복되는 데이터를 압축하여 전송할 수 있도록 함으로써 시리얼 데이터의 전송률을 높일 수 있도록 한 시리얼 데이터 수신 및 송신장치에 관한 것이다.
종래 시리얼 데이터의 수신장치 구성은, 제1도에 도시한 바와 같이, 입력되는 모드 제어신호(mode control)와 어드레스에 따라 상기 리모트 호스트(Remote Host)로 부터 전송되어 오는 리모트 호스트 데이터를 저장하고 있다가 출력시 먼저 입력된 데이터를 먼저 출력토록 하는 수신용 선입선출 메모리(2)와, 선입선출(FIFO) 모드 선택시 리모트 호스트(Remote Host)로 부터 전송되어 오는 리모트 호스트 데이터를 주어진 트리거 레벨만큼 저장하고 있다가 크리거 레벨에 이르면 인터럽트 신호를 호스트(Host)로 내보내 상기 호스트에서 상기 수신용 선입선출 메모리(2)에 저장되어 있는 데이터를 읽어가도록 하는 수신용 홀드 레지스터(1)와, 입력되는 제어신호에 따라 상기 수신용 선입선출 메모리(2)에 어드레서를 지정하여 주는 어드레스 발생부(3)로 구성한다.
그리고, 종래 시리얼 데이터의 송신장치 구성은, 제2도에 도시된 바와 같이, 호스트로 부터 전송하는 호스트 데이터를 입력받아 저장하고 있다가 출력시 먼저 입력된 데이터를 먼저 출력토록 하는 송신용 선입선출 메모리(12)와, 선입선출 모드 선택시 호스트로 부터 호스트 데이터를 받아 트리거 레벨만큼 저장하고 있다가 상기 트리거 레벨에 이르면 인터럽트 신호를 발생하는 송신용 홀드 레지스터(11)와, 입력되는 제어신호에 따라 상기 송신용 선입선출 메모리(12)에 어드레스를 지정하여 주는 어드레스 발생부(13)와, 상기 송신용 홀드 레지스터(11)로 부터 인터럽트 신호를 받으면 상기 송신용 선입선출 메모리(12)에 저장되어 있는 패러렐 데이터(parallel data)를 시리얼 데이터(serial data)로 바꾸어 리모트 호스트로 전송하는 송신용 시프트 레지스터(14)로 구성된다.
이와 같이 구성된 종래의 기술에 대하여 상세히 설명하면 다음과 같다.
제1도에서, 리모트 호스트의 선입선출 제어 레지스터로 부터 인에이블상태의 모드 제어신호(mode control)가 수신용 홀드 레지스터(1)와 수신용 선입선출 메모리(2)로 각각 입력되면, 상기 수신용 선입선출 메모리(2)는 리모트 호스트로 부터 출력되는 리모트 호스트 데이터를 지정된 어드레스에 저장한다.
이때 상기 수신용 선입선출 메모리(2)에 제공되는 어드레스는 어드레스 발생부(3)에서 발생된다.
상기 수신용 선입선출 메모리(2)가 리모트 호스트 데이터를 저장할 때, 수신용 홀드 레지스터(1)는 리모트 호스트에서 출력되는 시리얼의 리모트 호스트 데이터를 주어진 트리거 레벨만큼 받아 저장한다.
이렇게 리모트 호스트 데이터를 저장하다가 주어진 트리거 레벨에 이르면 인터럽트 신호를 발생시켜 호스트(Host)로 보낸다.
상기 호스트가 인터럽트 신호를 받으면, 상기 호스트는 수신용 선입선출 메모리(2)에 저장된 데이터를 저장되는 순서대로 읽어가게 된다.
여기서, 상기 리모트 호스트로 부터 수신되는 시리얼 데이터는 제3도에서와 같이 스타트 비트(start bit), 데이터 비트(data bit), 패리티 비트(parity bit) 및 스탑 비트(stop bit)로 이루어진 비동기 시리얼 데이터 구성을 갖는다.
그리고, 송신동작에 대하여 제2도에 의거하여 살펴보면 다음과 같다.
호스트로 부터 인에이블 상태의 모드 제어신호(mode control)가 송신용 홀드 레지스터(11)와 송신용 선입선출 메모리(12)로 각각 입력되면, 상기 송신용 선입선출 메모리(12)는 호스트로 부터 출력되는 페러렐의 호스트 데이터를 받아들여 어드레스가 지정되는 것에 저장한다.
상기 어드레스는 어드레스 발생부(13)가 입력되는 제어신호에 따라 지정한다.
이와 동시에 상기 송신용 홀드 레지스터(11)는 호스트로 부터 전송되는 패러렐의 호스트 데이터를 16바이트(byte)를 받게 되고, 그 16바이트의 데이터를 모두 받으면 송신용 시프트 레지스터(14)로 인터럽트 신호를 보낸다.
따라서, 상기 인터럽트 신호를 받은 상기 송신용 시프트 레지스터(14)는 송신용 선입선출 메모리(12)로 부터 데이터를 패러렐로 읽어들인 후 시리얼 데이터로 바꾸어 리모트 호스트로 전송하게 된다.
여기서, 리모트 호스트로 전송하는 시리얼 데이터의 형식은 제3도에서와 같은 구성을 갖는다.
그러나, 상기에서와 같이 동작하는 종래기술에 있어서, 시리얼 데이터를 송수신 하는 것은 패러렐 데이터의 송수신에 비해 데이터의 전송률이 매우 낮아지는 문제점이 있다.
따라서, 상기에서와 같은 문제점을 해결하기 위한 본 발명의 목적은 시리얼 데이터의 송수신을 패러렐 데이터의 송수신과 같은 전송률로 전송할 수 있도록 한 시리얼 데이터의 수신 및 송신장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명 시리얼 데이터의 수신장치는 제4도에 도시한 바와 같이, 모드 제어신호(mode control)에 따라 리모트 호스트로 부터 전송되는 시리얼의 리모트 호스트 데이터를 저장하는 11비트로 된 메모리를 16개 가진 수신용 선입선출 메모리(20)와, 상기 리모트 호스트로 부터 전송되는 시리얼의 리모트 호스트 데이터를 트리거 레벨만큼 저장하고 있다가 트리거 레벨에 도달하면 인터럽트 신호를 발생하는 수신용 홀드 레지스터(10), 제어신호에 따라 상기 수신용 선입선출 메모리(20)의 어드레스를 지정해주는 어드레스 발생부(30)와, 상기 수신용 선입선출 메모리(20)의 8비트-10비트 데이터를 읽어 그 수만큼 카운트 해 주는 반복-비트 카운터(40)와, 상기 수신용 선입선출 메모리(20)의 데이터를 출력하다가 반복-비트 카운터(40)로 부터 반복신호 입력시 동일한 데이터를 반복하여 출력하여 주는 반복 레지스터(50)로 구성한다.
그리고, 시리얼 데이터의 송신장치는 제5도에 도시한 바와 같이, 선입선출 모드선택시 호스트로 부터 데이터를 트리거 레벨만큼 저장하고 있다가 그 레벨에 이르면 인터럽트 신호를 출력하는 송신용 홀드 레지스터(100)와, 상기 호스트로 부터 전송된 데이터를 임시로 저장하는 제1임시 레지스터(400)와, 상기 제1임시 레지스터(400)로 부터 전달된 현재의 데이터와 다음의 데이터를 비교하는 데이터 비교부(500)와, 상기 제1임시 레지스터(400)를 거쳐 전달된 데이터를 저장하고 있다가 출력시 먼저 입력된 데이터를 먼저 출력토록 하는 수신용 선입선출 메모리(200)와, 상기 데이터 비교부(500)의 비교결과 및 제어신호에 따라 상기 수신용 선입선출 메모리(12)에 선입선출 어드레스를 지정하여 주는 어드레스 발생부(300)와, 상기 송신용 선입선출 메모리(200)로 부터 읽어들인 데이터를 임시로 저장하고 있다가 데이터 비교부(500)의 비교출력에 따른 데이터를 출력하는 제2임시 레지스터(600)와, 상기 송신용 홀드 레지스터(11)로 부터 전달된 신호에 따라 제2임시 레지스터(600)로 부터 전달된 패러렐 데이터를 시리얼 데이터로 바꾸어 리모트 호스트로 전송하는 전송용 시프트 레지스터(700)로 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
먼저, 데이터 수신과정에 대하여 제4도에 의거하여 살펴보면, 리모트 호스트로 부터 인에이블 상태의 모드 제어신호(mode control)가 수신용 홀드 레지스터(10)와 수신용 선입선출 메모리(20)로 각각 입력되면, 상기 수신용 선입선출 메모리(20)는 상기 리모트 호스트로 부터 제공하는 제6도에서와 같은 구조로 이루어진 시리얼의 리모트 호스트 데이터를 수신하여 어드레스가 지정된 곳에 저장한다.
여기서, 상기 수신용 선입선출 메모리(20)는 11비트로 된 메모리를 16개를 갖는다.
이와 동시에 상기 수신용 홀드 레지스터(10)는 리모트 호스트로 부터 제공되는 시리얼의 리모트 호스트 데이터를 받아 주어진 트리거 레벨만큼 받아 저장한다.
이렇게 리모트 호스트 데이터를 저장하다가 주어진 트리거 레벨에 이르면 인터럽트 신호를 발생시켜 호스트로 보낸다.
그러면 반복 레지스터(50)는 수신용 선입선출 메모리(20)로 부터 리모트 호스트 데이터를 먼저 입력된 데이터를 먼저 읽어들여 호스트로 출력한다.
이때 반복-비트 카운터(40)는 수신용 선입선출 메모리(20)에 저장되어 있는 데이터중 8비트 ~10비트의 데이터를 읽고 그 값만큼 카운트를 한다.
카운트한 값이, 예를들어 7(십진수)이라면 7번 카운트하게 되고, 1번 카운트될 때마다 반복 레지스터(40)로 알려주면, 상기 반복 레지스터(40)는 동일한 데이터를 호스트로 보낸다.
그리고 상기 반복 비트 카운터(40)가 1번 카운트될 때 마다 어드레스 발생부(30)로 알려주면, 상기 어드레스 발생부(30)는 0바이트를 지시한다.
7번 데이터 전송이 일어날 후에는 어드레스 발생부(30)에서 1바이트를 지시하게 되고, 이때 반복 레지스터(50)는 정상적으로 반복되는 데이터가 아닌 수신용 선입선출 메모리(20)에서 읽어들인 데이터를 호스트로 전송하게 된다.
그리고, 송신동작에 대하여 제5도에 의거하여 살펴보면, 호스트로 부터 인에이블 상태의 모드 제어신호(mode control)가 송신용 홀드 레지스터(100)와 송신용 선입선출 메모리(200)로 각각 입력되면, 호스트로 부터 패러렐로 전송되는 데이터가 제1임시 레지스터(400)를 거쳐 송신용 선입선출 메모리(200)와 데이터 비교부(500)로 각각 전송된다.
그러면 상기 데이터 비교부(500)는 현재 전송된 데이터와 다음 데이터를 비교하여 그 비교결과를 송신용 선입선출 메모리(200), 어드레스 발생부(300) 및 제2임시 레지스터(600)로 각각 전달된다.
이때 비교결과가 동일한 데이터로 판정되면 어드레스 발생부(300)는 현 위치를 계속 유지할 수 있도록 동일 어드레스를 송신용 선입선출 메모리(200)로 발생하면, 상기 송신용 선입선출 메모리(200)는 8비트 ~10비트 동일한 데이터 수 만큼 기록한다.
이상에서와 같은 동작이 일어날 때, 송신용 홀드 레지스터(100)는 호스트로 부터 제공되는 패러렐 데이터를 16바이트(byte)를 받게 되고, 그 16바이트의 데이터를 모두 받으면 송신용 시프트 레지스터(14)로 인터럽트 신호를 보낸다.
그러면 송신용 선입선출 메모리(200)에서 송신용 시프트 레지스터(700)로 전송이 일어날 때 제2임시 레지스터(600)를 거쳐 출력함에 있어, 데이터 비교부(500)로 부터 동일한 데이터가 계속 들어오고 있다는 신호가 전달되면 상기 제2임시 레지스터(600)는 동일 데이터가 들어오는 경우 그 동일 반복이 끝날때 까지 홀드시키고 있다가 동일하지 않은 데이터가 들어오면 그 홀드시킨 데이터를 송신용 시프트 레지스터(700)로 출력한다.
그러면 상기 송신용 시프트 레지스터(700)는 패러렐 데이터를 시리얼 데이터로 바꾸어 리모트 호스트로 전송하는데, 이렇게 하여 전송되는 최종 데이터는 제6도의 데이터와 같은 구성으로 전송된다.
이상에서와 같은 동작을 행하는 상기 수신장치와 송신장치 모두 기존 UART(Universal Asynchronous Receiver and Transmitter)의 워드길이를 3비트 늘려 제어해야 한다.
이상에서 상세히 설명한 바와 같이 본 발명은 시리얼 통신에서 데이터 전송시, 반복되는 데이터를 압축하여 전송할 수 있게 함으로써 전송 효율을 크게 높이고, 모뎀이나 기타 다른 시리얼 통신에 적용시 큰 효과를 가져올 수 있다.

Claims (2)

  1. 모드 제어신호에 따라 리모트 호스트로 부터 전송되는 시리얼 데이터를 트리거 레벨만큼 저장하고 있다가 트리거 레벨에 도달하면 인터럽트 신호를 발생하는 수신용 홀드 레지스터(10)와, 상기 모드 제어신호에 따라 상기 리모트 호스트로 부터 전송되는 시리얼 데이터를 저장하고, 출력시 먼저 입력된 순서대로 출력하는 11비트로 된 메모리를 16개 갖는 수신용 선입선출 메모리(20)와, 제어신호에 따라 상기 수신용 선입선출 메모리의 어드레스를 지정해주는 어드레스 발생부(30)와, 상기 수신용 선입선출 메모리(20)의 데이터를 출력하다가 반복신호 입력시 동일한 데이터를 반복하여 호스트로 출력하여 주는 반복 레지스터(50)와, 상기 수신용 선입선출 메모리(20)에 저장되어 있는 데이터중 8비트-10비트의 반복되는 데이터를 카운트하고, 상기 어드레스 발생부(30)를 제어하여, 카운트 수 만큼 상기 수신용 선입선출 메모리로 0바이트의 어드레스를 지시하도록 하고, 상기 반복 레지스터를 제어하여 카운트 수 만큼 동일한 데이터를 출력하도록 제어동작을 행하는 반복-비트 카운터(40)로 구성된 것을 특징으로 하는 시리얼 데이터의 수신장치.
  2. 모드 제어신호에 따라 호스트로 제공하는 패러렐 데이터를 트리거 레벨만큼 저장하고 있다가 그 레벨에 이르면 인터럽트 신호를 출력하는 송신용 홀드 레지스터(100)와, 상기 호스트로 부터 전송되는 데이터를 임시로 저장하는 제1임시 레지스터(400)와, 상기 제1임시 레지스터(400)로 부터 전달된 현재의 데이터와 다음의 데이터를 비교하고, 그 비교 결과를 각각 출력하는 데이터 비교부(500)와, 상기 데이터 비교부(500)의 비교결과 및 제어신호에 따라 메모리 어드레스를 지정하여 주는 어드레스 발생부(300)와, 상기 어드레스 발생부(300)에 의해 지정된 곳에 상기 제1임시 레지스터(400)를 거쳐 전달된 데이터를 저장하고 있다가 출력시 먼저 입력된 데이터를 먼저 출력토록 하는 송신용 선입선출 메모리(200)와, 상기 송신용 선입선출 메모리(200)로 부터 읽어들인 데이터를 바로 출력하거나 상기 데이터 비교부(500)의 비교출력에 따라 일시적으로 홀드시킨 후 출력하는 제2임시 레지스터(600)와, 상기 송신용 홀드 레지스터(100)로 부터 전달된 인터럽트 신호에 따라 제2임시 레지스터(600)로 부터 전달된 패러렐 데이터를 시리얼 데이터로 바꾸어 리모트 호스트로 전송하는 전송용 시프트 레지스터(700)로 구성된 것을 특징으로 하는 시리얼 데이터의 송신장치.
KR1019950034268A 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치 KR0167259B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950034268A KR0167259B1 (ko) 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치
JP8191690A JP3028289B2 (ja) 1995-10-06 1996-07-22 直列データの伝送装置
TW085112002A TW351888B (en) 1995-10-06 1996-10-02 Apparatus for receiving and transmitting a serial data
US08/720,869 US5768630A (en) 1995-10-06 1996-10-03 Apparatus for receiving and transmitting a serial data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034268A KR0167259B1 (ko) 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치

Publications (2)

Publication Number Publication Date
KR970024724A KR970024724A (ko) 1997-05-30
KR0167259B1 true KR0167259B1 (ko) 1999-02-01

Family

ID=19429419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034268A KR0167259B1 (ko) 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치

Country Status (4)

Country Link
US (1) US5768630A (ko)
JP (1) JP3028289B2 (ko)
KR (1) KR0167259B1 (ko)
TW (1) TW351888B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760799B1 (en) * 1999-09-30 2004-07-06 Intel Corporation Reduced networking interrupts
US6901471B2 (en) * 2001-03-01 2005-05-31 Synopsys, Inc. Transceiver macrocell architecture allowing upstream and downstream operation
US20020140818A1 (en) * 2001-04-02 2002-10-03 Pelco System and method for generating raster video test patterns
US7103038B1 (en) * 2001-07-02 2006-09-05 Juniper Networks, Inc. Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath
DE10214123B4 (de) * 2002-03-28 2015-10-15 Infineon Technologies Ag Register zur Parallel-Seriell-Wandlung von Daten
JP4267288B2 (ja) * 2002-10-10 2009-05-27 カルソニックカンセイ株式会社 アクチュエータ作動制御装置
TWI261174B (en) * 2004-04-02 2006-09-01 Jtek Technology Corp Universal serial bus (USB) physical layer apparatus and its method
KR20190074890A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936808A (en) * 1974-09-03 1976-02-03 Ultronic Systems Corporation Data storage and processing apparatus including processing of repeat character sequences
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor
US4312074A (en) * 1980-02-07 1982-01-19 Motorola, Inc. Method and apparatus for detecting a data signal including repeated data words
US5434568A (en) * 1985-01-10 1995-07-18 Moll; Edward W. Data compression by removing repetition and unnecessary information
JPS61173527A (ja) * 1985-01-29 1986-08-05 Fuji Xerox Co Ltd 画像デ−タ圧縮方式
JP2725683B2 (ja) * 1989-06-21 1998-03-11 富士通株式会社 可変長符号化及び復号化方式
US5151903A (en) * 1989-09-28 1992-09-29 Texas Instruments Incorporated High efficiency pattern sequence controller for automatic test equipment
JPH04332035A (ja) * 1991-05-07 1992-11-19 Nec Corp データ圧縮装置

Also Published As

Publication number Publication date
US5768630A (en) 1998-06-16
TW351888B (en) 1999-02-01
JP3028289B2 (ja) 2000-04-04
JPH09116439A (ja) 1997-05-02
KR970024724A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
EP0239937B1 (en) Serial communications controller
KR0146446B1 (ko) 병렬 공통 버스형 고속 패킷 교환 시스템의 가입자 입출력 장치
EP0304023A2 (en) Bit oriented communications network
KR0167259B1 (ko) 시리얼 데이터의 수신 및 송신장치
US5151999A (en) Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts
US4744079A (en) Data packet multiplexer/demultiplexer
EP0042280A1 (en) Asynchronous multiplex system
US5047927A (en) Memory management in packet data mode systems
US5838689A (en) Cell Receiver
KR890004226A (ko) 컴퓨터 시스템용 주변 리피터 박스
JP2523874B2 (ja) 非同期式シリアルデ―タ伝送装置
SU1550522A1 (ru) Кольцева система дл обмена информацией
KR100295745B1 (ko) 에이티엠통신단말의비디오데이터송신장치
US20030236931A1 (en) Data transfer control circuitry including fifo buffers
KR0150756B1 (ko) 병렬 공통 버스형 고속 패킷 교환 시스템의 가입자 노드 입출력 정합 장치
KR970007256B1 (ko) 디지털 이동통신 제어국에서의 패킷데이타 라우팅처리방법
JPS6014551A (ja) デ−タ伝送方式
KR970010157B1 (ko) Sdlc/hdlc 데이타 프레임의 토큰링 제어 버스 송신 정합 장치
SU1569837A1 (ru) Устройство дл сопр жени магистрали с ЦВМ
KR970068369A (ko) 고수준 데이터 통신제어(hdlc) 통신 장치
RU2364923C1 (ru) Устройство для сопряжения источника и приемника информации
KR0114203Y1 (ko) 디지탈 전송 디코더
KR100299572B1 (ko) 버스트모드버스를탑재한마이크로프로세서와주변장치간인터페이스장치
RU1820375C (ru) Устройство дл ввода-вывода информации
KR100198789B1 (ko) 수신 연결망 인터페이스의 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 17

EXPY Expiration of term