KR970024724A - 시리얼 데이타의 수신 및 송신장치 - Google Patents

시리얼 데이타의 수신 및 송신장치 Download PDF

Info

Publication number
KR970024724A
KR970024724A KR1019950034268A KR19950034268A KR970024724A KR 970024724 A KR970024724 A KR 970024724A KR 1019950034268 A KR1019950034268 A KR 1019950034268A KR 19950034268 A KR19950034268 A KR 19950034268A KR 970024724 A KR970024724 A KR 970024724A
Authority
KR
South Korea
Prior art keywords
data
register
outputting
serial data
out memory
Prior art date
Application number
KR1019950034268A
Other languages
English (en)
Other versions
KR0167259B1 (ko
Inventor
김계수
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950034268A priority Critical patent/KR0167259B1/ko
Priority to JP8191690A priority patent/JP3028289B2/ja
Priority to TW085112002A priority patent/TW351888B/zh
Priority to US08/720,869 priority patent/US5768630A/en
Publication of KR970024724A publication Critical patent/KR970024724A/ko
Application granted granted Critical
Publication of KR0167259B1 publication Critical patent/KR0167259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 시리얼 데이타의 수신 및 송신장치에 관한 것으로, 시리얼 데이타의 송수신이 패러렐 데이타의 송수신에 비해 전송률이 매우 낮아지는 문제점이 잇다. 따라서, 본 발명은 시리얼 통신에서의 데이타 전송시 반복되는 데이타를 압축하여 전송할 수 있도록 함으로써 시리얼 데이타의 전송률을 높일 수 있도록 한다.

Description

시리얼 데이타의 수신 및 송신장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 시리얼 데이타의 수신장치 구성도,
제5도는 본 발명 시리얼 데이타의 수신장치 구성도,
제6도는 제4도에서, 수신되는 시리얼 데이타의 구성도.

Claims (2)

  1. 선입선출 제어 레지스터에 의해 모드선택시 동작하여 리모트 호스트로 부터 전송되는 시리얼 데이타를 트리거 레벨만큼 저장하고 있다가 트리거 레벨에 도달하면 인터럽트 신호를 발생하는 수신용 홀드 레지스터(10)와, 모드 선택시 상기 리모트 호스트로 부터 전송되는 시리얼 데이타를 저장하는 11비트로 된 메모리를 16개 가진 수신용 선입선출 메모리(20)와, 제어신호에 따라 상기 수신용 선입선출 메모리의 어드레스를 지정해주는 어드레스 발생부(30)와, 상기 수신용 선입선출 메모리(20)의 8비트-10비트 데이타를 읽어 그 수만큼 카운트해주는 반복-비트 카운터(40)와, 상기 수신용 선입선출 메모리(20)의 데이타를 출력하다가 반복-비트 카운터(40)로 부터 반복신호 입력시 동일한 데이타를 반복하여 출력하여 주는 반복 레지스터(50)로 구성된 것을 특징으로 하는 시리얼 데이타의 수신장치.
  2. 선입선출 모드 선택시 호스트로 부터 데이타를 트리거레벨만큼 저장하고 있다가 그 레벨에 이르면 인터럽트신호를 출력하는 송신용 홀드 레지스터(100)와, 상기 호스트로 부터 전송된 데이타를 임시로 저장하는 제1임시 레지스터(400)와, 상기 제1임시 레지스터(400)로 부터 전달된 현재의 데이타와 다음의 데이타를 비교하는 데이타 비교부(500)와, 상기 제1임시 레지스터(400)를 거쳐 전달된 데이타를 저장하고 있다가 출력시 먼저 입력된 데이타를 먼저 출력토록 하는 송신용 선입선출 메모리(200)와, 상기 데이타 비교부(500)의 비교결과 및 제어신호에 따라 상기 송신용 선입선출 메모리(200)에 선입선출 어드레스를 지정하여 주는 어드레스 발생부(300)와, 상기 송신용 선입선출(200)로 부터 읽어들인 데이타를 임시로 저장하고 있다가 데이타 비교부(500)의 비교출력에 따른 데이타를 출력하는 제2임시 레지스터(600)와, 상기 송신용 홀드 레지스터(100)로 부터 전달된 신호에 따라 제2임시 레지스터(600)로 부터 전달된 패러렐 데이타를 시리얼 데이타로 바꾸어 리모트 호스트로 전송하는 전송용 시프트 레지스터(700)로 구성된 것을 특징으로 하는 시리얼 데이타의 송신장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034268A 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치 KR0167259B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950034268A KR0167259B1 (ko) 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치
JP8191690A JP3028289B2 (ja) 1995-10-06 1996-07-22 直列データの伝送装置
TW085112002A TW351888B (en) 1995-10-06 1996-10-02 Apparatus for receiving and transmitting a serial data
US08/720,869 US5768630A (en) 1995-10-06 1996-10-03 Apparatus for receiving and transmitting a serial data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034268A KR0167259B1 (ko) 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치

Publications (2)

Publication Number Publication Date
KR970024724A true KR970024724A (ko) 1997-05-30
KR0167259B1 KR0167259B1 (ko) 1999-02-01

Family

ID=19429419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034268A KR0167259B1 (ko) 1995-10-06 1995-10-06 시리얼 데이터의 수신 및 송신장치

Country Status (4)

Country Link
US (1) US5768630A (ko)
JP (1) JP3028289B2 (ko)
KR (1) KR0167259B1 (ko)
TW (1) TW351888B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760799B1 (en) * 1999-09-30 2004-07-06 Intel Corporation Reduced networking interrupts
US6901471B2 (en) * 2001-03-01 2005-05-31 Synopsys, Inc. Transceiver macrocell architecture allowing upstream and downstream operation
US20020140818A1 (en) * 2001-04-02 2002-10-03 Pelco System and method for generating raster video test patterns
US7103038B1 (en) * 2001-07-02 2006-09-05 Juniper Networks, Inc. Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath
DE10214123B4 (de) * 2002-03-28 2015-10-15 Infineon Technologies Ag Register zur Parallel-Seriell-Wandlung von Daten
JP4267288B2 (ja) * 2002-10-10 2009-05-27 カルソニックカンセイ株式会社 アクチュエータ作動制御装置
TWI261174B (en) * 2004-04-02 2006-09-01 Jtek Technology Corp Universal serial bus (USB) physical layer apparatus and its method
KR20190074890A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936808A (en) * 1974-09-03 1976-02-03 Ultronic Systems Corporation Data storage and processing apparatus including processing of repeat character sequences
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor
US4312074A (en) * 1980-02-07 1982-01-19 Motorola, Inc. Method and apparatus for detecting a data signal including repeated data words
US5434568A (en) * 1985-01-10 1995-07-18 Moll; Edward W. Data compression by removing repetition and unnecessary information
JPS61173527A (ja) * 1985-01-29 1986-08-05 Fuji Xerox Co Ltd 画像デ−タ圧縮方式
JP2725683B2 (ja) * 1989-06-21 1998-03-11 富士通株式会社 可変長符号化及び復号化方式
US5151903A (en) * 1989-09-28 1992-09-29 Texas Instruments Incorporated High efficiency pattern sequence controller for automatic test equipment
JPH04332035A (ja) * 1991-05-07 1992-11-19 Nec Corp データ圧縮装置

Also Published As

Publication number Publication date
JP3028289B2 (ja) 2000-04-04
JPH09116439A (ja) 1997-05-02
KR0167259B1 (ko) 1999-02-01
US5768630A (en) 1998-06-16
TW351888B (en) 1999-02-01

Similar Documents

Publication Publication Date Title
KR900005305A (ko) 개선된 고.직류 겸용 비동기 수신/송신장치
EP0694237A1 (en) Data transfer system
KR970024724A (ko) 시리얼 데이타의 수신 및 송신장치
GB1088341A (en) Pulse signal exchange
KR960039740A (ko) 전자기기 및 그 통신 제어방법
KR890004226A (ko) 컴퓨터 시스템용 주변 리피터 박스
JP3190800B2 (ja) 転送速度切り替え機能付き非同期転送回路
US4495639A (en) Electronic data compressor
EP1081600A3 (en) Data transfer apparatus that performs retransmission control and transfer data in real time
KR0181485B1 (ko) 데이터 통신용 데이터 버퍼링 장치
JP2850817B2 (ja) データハイウェイ用信号速度変換回路
KR930702867A (ko) 데이터의 송수신 방법 및 그 장치
KR970068369A (ko) 고수준 데이터 통신제어(hdlc) 통신 장치
KR970056144A (ko) 다중 비트 전송율을 지원하는 적응 클럭 복원 장치
SU451076A1 (ru) Устройство обмена информацией
KR940023098A (ko) 메시지 패킷 전송기
KR100188940B1 (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
KR100248151B1 (ko) 범용 리시버/트랜스미터
KR970071294A (ko) 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치
FR2812961A1 (fr) Procede de telereleve de compteurs domestiques a travers un reseau de transmission de donnees et passerelle pour la mise en oeuvre du procede
RU2055392C1 (ru) Устройство последовательно-параллельного обмена
KR920001548B1 (ko) 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치 및 방법
KR100295745B1 (ko) 에이티엠통신단말의비디오데이터송신장치
KR960042399A (ko) 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치
KR950013101A (ko) 데이타 전송장비의 데이타 송수신 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 17

EXPY Expiration of term