KR920001548B1

KR920001548B1 - 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치 및 방법

Info

Publication number: KR920001548B1
Application number: KR1019880015120A
Authority: KR
Inventors: 윤홍준
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1988-11-17
Filing date: 1988-11-17
Publication date: 1992-02-18
Also published as: KR900008798A

Abstract

내용 없음.

Description

북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치 및 방법

제1도는 디지탈 통신망에서 완전채널 구현시 야기되는 문제점을 나타내기 위한 설명도.

제2도는 종래의 제로채널처리 방식도.

제3도는 본 발명에 따른 디지탈 통신망의 송신부 구성도.

제4도는 본 발명에 따른 디지탈 통신망의 수신부 구성도.

제5도는 본 발명에 따른 제로채널처리 방식도.

* 도면의 주요부분에 대한 부호의 설명

11 : 전송제어부 12 : 전송데이타 입력부

13 : 전송메모리 14 : 전송데이타 출력부

15 : 전송 프레임 지정부 16 : 전송채널 카운트부

17 : 전송채널 어드레스발생부 18 : 현 제로채널 어드레스발생부

19 : 전 제로채널 어드레스발생부 21 : 수신제어부

22 : 수신데이타 입력부 23 : 수신메모리

24 : 수신데이타 출력부 25 : 수신 프레임 지정부

26 : 수신채널 카운트부 27 : 수신채널 어드레스발생부

28 : 제로채널 래치부 29 : 다음 채널 어드레스발생부

30 : 제로채널 비교부

본 발명은 북미 방식의 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 및 방법에 관한 것으로, 특히 제로바이트 데이타를 갖는 채널을 처리하여 평균 신호 밀도를

이상으로 처리하여 전송하고, 수신시 본래의 채널 데이타로 환원할 수 있는 채널 데이타 송수신 장치 및 방법에 관한 것이다.

일반적으로 디지탈 통신망에서 완전 채널 능력(Clear Channel Capability)이란 비트 시퀀스 인디펜던스(bit sequence independence)로서 어떤 정보도 비트 패턴(bit pattern)에 제약을 받지 않고 64kbps로 전송할 수 있는 능력을 말하는데, 이러한 완전 채널 능력은 종합정보 통신망(Integrated Services Digital Network : ISDN)의 실현화에 필수적이다. 상기 종합 정보 통신망의 서비스는 디지틀 교환 접속에 의해 제공이 가능하도록 되어 있으므로, 전송 시스템에서는 64kbps 비트 시퀀스 인디펜던스를 제공하도록 CCITT는 권고하고 있다(I.120, G.802).

1프레임당 32채널을 사용하는 유럽방식(CEPT)의 디지틀 통신망에서는 제로채널 전송(all zero 8비트)을 방지하기 위해 HDB3 부호를 사용하고 있고, 각 프레임당 0번 채널과 16번 채널을 동기용, 경보용 및 신호용으로 사용하고 있어 완전 채널 능력이 확보되어 있다. 그러나 1프레임당 24채널을 사용하는 북미방식(NA)에서는 각 채널당 64kbps의 전송속도를 갖고 있지만, 순수 데이타 정보의 전송속도는 56kbps가 된다. 이는 제1도에 도시된 바와 같은 북미방식이 운용되고 있기 때문이다. 먼저 신호처리 방식을 살펴보면, 제1도의 1A)와 같이 각 다중 프레임중 매 6번째 프레임과 12번째 프레임의 각 채널에서 8번째 비트를 신호용으로 사용하고 있다. 이러한 비트로빙 신호방식(robbed-bit Signalling)을 사용하게 되면, 음성신호 전송에서 무관하지만 순수 데이타 전송시에는 데이타가 변질되어 심각한 영향을 미치게 된다. 또한 두번째로 전송되는 8비트의 데이타가 연속적으로 ′0′(zero)에 전송되면 수신단 또는 중계기(repeater)의 타이밍 추출 회로에서 동기를 상실하게 되므로, 전송되는 데이타는

평균 신호 밀도(

density)를 가져야 한다. 이를 위하여 8개의 비트가 연속적으로 ′0′가 되면, 제1도의 1B)와 같이 해당 채널의 7번째 비트를 강제적으로 ′1′로 만든다. 이 경우에도 순수 데이타가 ′0′인 경우 데이타 값이 변질됨을 알 수 있다. 세번째로 대국 경보를 처리하기 위하여, 이상 발생시 제1도의 1C)와 같이 각 채널의 두번째 비트를 강제로 ′0′로 세트한다. 따라서 경보발생시에도 해당 채널의 값이 변질되므로 순수 데이타 채널일시에는 심각한 결과가 초래된다. 상기와 같이 북미방식의 표준 프레임 구조를 갖는 디지틀 전송방식은 PCM 음성신호 전송에는 문제가 되지 않지만, 순수 데이타 전송시에는 데이타가 깨지는 심각한 현상을 초래하게 되어 완전 채널 능력을 확보하지 못하고 56kbps의 데이타 전송 속도를 갖게 되는 것이다.

따라서 북미 디지탈 전송방식에서 완전 채널 능력을 확보하기 위해서는 상기 3가지의 문제점을 해결해야 한다. 먼저 신호처리 방식에서는 공통선 신호방식(common channel Signalling)들을 아웃-밴드(out-band)화 하여 공통 신호채널로 전송하면 된다. 이 경우 NO7 신호방식을 사용하면 아웃-밴드 방식으로 신호를 처리할 수 있다. 두번째로 경보 비트 전송에서는 현재 12다중 프레임에서 동기용으로만 이용하고 있는 프레임 비트를 24다중 프레임으로 확장하여 상기 프레임 비트를 동기용과 경보용으로 나누어 사용하면 된다.(Fe format : Extended Framing format : CCITT G.704에서 권고하고 있음). 이 방식은 기존의 12개 프레임 비트를 비트 레이트의 변환없이 24개의 프레임 비트로 확장하여, 이 확장 비트를 동기 CRC(Cyclic Redundancy Check) 데이타 링크용으로 사용한다. 이러한 구조는 프레임 실패(false framing)에 대한 보호기능을 제공하고, 에러 감시 능력을 향상시키며, 옐로우 알람(yellow alarm)을 전송하고, 데이타 링크 기능을 제공한다.

상기와 같이 신호처리 방식과 경보처리 방식은 이미 실용화되어 사용되고 있는 상태이며, 평균 신호 밀도를

로 유지하는 방식만 실용화되면 북미방식에서 완전 채널 능력이 확보되어 실용화 할 수 있게 된다. 현재 평균 신호 밀도를

로 유지하는 방식은 B8ZS 코딩방식(Bipolar With 8 Zero Substitution Code)와 ZBTSI(Zero Byte Time Slot Interchange) 방식이 있다.

먼저 상기 B8ZS 코딩 방식은 CCITT G.703에서 권고하고 있는 방식으로, 연속 8개의 제로 비트를 전송하지 않기 위해 4번째와 7번째 비트에 바이폴라 바이얼레이션(bipolar violation)을 가진 펄스로 제로바이트를 대체하는 것이다. 그러나 상기와 같은 B8ZS 코딩 방식을 이용하는 경우

평균 신호 밀도를 유지할 수 있으나 라인 라피터(line repeater)를 제외한 전송장비를 수정하거나 또는 전체적으로 망이 재구성되어야 한다. 즉, 디지틀 통신망이 송수신부가 B8ZS 코드를 송수신할 수 있는 기능이 있어야 하며, 전송 장비들이 제로억압 기능(Zero suppresion)과, 바이폴라 바이얼레이션 감시 및 제거기능(bipolar violation monitor ＆amp; removal)과, BER 검사기능(Bit Error Rate Check)등이 변경되어야 한다. 또한 상기와 같은 장비의 교환 또는 수정이외에도 B8ZS 폴트 로케이팅(B8ZS faault locating)을 위한 테스트 장비와 유지보수 장비가 있어야 하며, 신설 장비에는 B8ZS 코드를 링크바이링크(link-by-link)로 전송할 수 있는 기능을 설치하여야 한다. 따라서 B8ZS 코딩 방식을 이용하여

평균 신호 밀도를 유지하는 경우 전 전송장비를 교체하거나 수정해야 하는 어려움이 있게 된다.

두번째의

평균신호 밀도를 유지하는 방식으로서 ZBTSI 방식이 있는데, 이는 4프레임 단위로 제로바이트가 존재하는 채널이 있는 어드레스를 제로바이트 대신 기록하는 방식으로서, 이 방식은 제2도에 도시되어 있다. 상기 ZBTSI 방식의 동작을 살펴보면, 먼저 제2도 (2A)와 같이 4프레임의 데이타 스트림에서 제로바이트 채널을 찾는다. 그리고 두번째로 제2도 (2B)와 같이 제로바이트를 갖는 채널 번호를 기억시킨다. 이후 세번째로 제2도 (2C)와 같이 제로바이트의 채널 번호들을 기록하기 위하여 비 제로바이트(non-Zero-byte)의 채널을 쉬프트시킨다. 마지막으로 제2도 (2D)도와 같이 쉬프트되어 비어 있는 채널 공간에 기억하고 있는 제로바이트의 채널 번호들을 순서대로 기록한다.

상기 ZBTSI 방식을 제2도를 참조하여 보면, 4개의 프레임중에 제2도 (2A)에 도시된 바와 같이 채널 3, 채널 25 및 채널 74가 제로바이트인 경우, 먼저 제로바이트 채널을 탐색하고, 제2도 (2A)와 같이 해당 제로바이트의 어드레스(CH3,CH25,CH74)를 기억한후, 제2도 (2C)와 같이 제로바이트가 아닌 채널들을 쉬프트시켜 버퍼의 제일 앞에 연속적인 갭(gap)을 만들고, 제2도 (2D)와 같이 4프레임중 제일 앞 채널에 제로바이트의 채널 어드레스가 되고, LSB의 1비트는 다음 제로바이트의 존재유무를 나타내는 비트가 되며, (4개의 프레임 비트중 첫 프레임 비트는) 해당 4개 프레임내에 제로바이트가 존재하는지의 여부를 나타내는 플래그 비트로 이용한다. 따라서 채널 3의 위치값은 6(′00000110′)이 되며, 채널 25의 위치값은 50(′00110010′)이 되고, 채널 74의 위치값은 149(′10010101′)가 된다.

그러나 상기와 같은 ZBTSI 방식은 4프레임내의 제로바이트들을 주기별로 처리해야 하므로 T1 표준프레임구조(T1 Standard Frame)에서 4프레임의 주기를 가진 ESF(Extended Frame Format) 구조로 변환해야 했다. 그리고 제로바이트 채널탐색, 제로바이트 채널기억, 비제로바이트 채널 쉬프트, 쉬프트 된 영역에 제로바이트 채널을 기록하는 4단계의 동작을 연속 수행하여 제로바이트를 처리해야 하므로 데이타 전송 지연 시간이(8×125㎲) 길어지게 된다. 또한 제로바이트의 채널 어드레스를 4프레임의 앞쪽에 기록함으로서 비제로바이트 채널들을 쉬프트시켜야 하는데, 쉬프팅 동작중 임의의 한 채널에서 에러가 발생하게 되면 쉬프트시킨 모든 채널에 연속적인 에러(Random error multiplication factor)가 발생할 확률이 높다.

따라서 본 발명의 목적은 북미방식의 디지틀 전송망에서 완전채널 능력을 확보할 수 있도록 제로바이트 채널을 실시간으로 처리하여

평균 신호 밀도를 유지할 수 있는 데이타 송수신 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 북미방식의 디지틀 전송망에서 표준 프레임 구조의 데이타 전송시 제로바이트 채널을 탐색하며, 제로바이트 채널 탐색시 해당 채널번호 위치에 이전 제로바이트 채널 번호를 기록하고 현 제로바이트 채널번호를 다음 제로바이트 채널번호의 위치에 기록할 수 있도록 저장하며, 전송 데이타의 제로바이트 채널들을 실시간으로 처리하여

평균 신호 밀도를 유지할 수 있는 데이타 송신장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 북미방식의 디지틀 전송망에서 표준 프레임 구조의 데이타 수신시 수신되는 채널 데이타로 부터 제로바이트 채널번호를 탐색하고, 제로바이트 채널번호 탐색시 해당 채널 데이타를 제로바이트 데이타로 환원하고 해당 채널에 기록한 다음 제로바이트 채널의 번호를 기록하며, 수신 데이타의 제로바이트 채널을 실시간으로 처리하여

평균 신호 밀도를 유지할 수 있는 데이타 수신장치 및 방법을 제공함에 있다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따른 디지탈 통신망의 송신부 구성도로서, 전송채널 데이타를 수신하며, 제로바이트 데이타와 비교하여 해당 채널 데이타의 제로바이트 데이타 유무를 결정하는 제로 제어신호(Zero-Control-Signal : ZCS)를 출력하는 전송 데이타 입력부(12)와, 1채널 주기를 제1전송주기 T1-제4전송주기 T4의 4단계로 나누어 제어하며, 상기 제로 제어신호 ZCS에 따라 제1 및 제2송신주기 T1 및 T2에서 제1선택신호 CS1을 발생하며, 상기 제로 제어신호 ZCS 수신시 제3 및 제4송신주기 T3 및 T4에 제로바이트 채널 데이타 처리를 위하여 제2선택신호 CS2 및 제3선택신호 CS3을 발생하는 전송제어부(11)와, 라이트 및 리드 프레임 영역을 가지며, 제1전송주기 T1에서 수신되는 라이트 채널 어드레스 위치의 라이트 프레임 영역에 상기 전송 데이타 입력부(12)에서 출력하는 수신되는 채널 데이타를 저장하고, 제2전송주기 T2에서 수신되는 리드 채널 어드레스 위치의 리드프레임 영역에 저장하고 있는 채널 데이타를 리드 출력하며, 제로바이트 채널일시 제3전송주기 T3에서 수신되는 전 제로채널 어드레스(Pre-Zero-Channel-address : PZC)위치의 라이트 프레임 영역에 수신되는 현 제로채널 어드레스(Current-Zero-Channel-address : ZCA)를 저장하는 전송 메모리(13)와, 상기 전송제어부(11)의 제어하에 1프레임 주기동안 채널수를 카운트하며, 카운트 완료시 초기화되는 전송채널 카운트부(16)와, 상기 전송제어부(11)의 제어하에 라이트 및 리드를 위하여 리드프레임 또는 라이트 프레임 영역을 지정하는 전송 프레임 지정부(15)와, 상기 전송채널 카운트부(16) 및 전송 프레임 지정부(15)의 출력을 수신하며, 상기 전송제어부(11)의 상기 제1선택신호 CS1에 의해 제1전송주기 T1에서 상기 라이트 채널 어드레스를 발생하고, 제2전송주기 T2에서 상기 리드 채널 어드레스를 발생하는 전송채널 어드레스발생부(17)와, 상기 전송채널 카운트부(16) 및 전송 프레임 카운트부(15)의 출력을 수신하며, 제로바이트 채널일시 상기 전송제어부(11)의 제2선택신호 CS2에 의해 제1전송주기 T1에서 상기 전송채널 카운트부(16) 및 전송 프레임 지정부(15)의 현 채널 어드레스를 현 제로채널 어드레스 ZCA로 저장하며, 제3전송주기 T3에서 상기 저장중인 현 제로채널 어드레스 ZCA를 상기 전송메모리(13)의 데이타로 출력하고, 제4전송주기 T4에서 상기 현 제로채널 어드레스 ZCA를 전 제로채널 어드레스 PZC로 출력하는 현 제로채널 어드레스발생부(18)와, 상기 현 제로채널 어드레스발생부(18)의 출력을 수신하며, 제로바이트 채널일시 상기 전송제어부(11)의 제3선택신호 CS3에 의해 상기 제3전송주기 T3에서 저장중인 전 제로채널 어드레스 PZC를 상기 전송메모리(13)의 어드레스로 출력하며, 제4전송주기 T4에서 상기 현 제로채널 어드레스발생부(18)의 출력을 전 제로채널 어드레스 PZC로 저장하는 전 제로채널 어드레스발생부(19)와, 상기 전송 메모리(13)의 출력 채널 데이타를 직렬 변환하여 시스템 외부로 전송하는 전송 데이타 출력부(14)로 구성된다.

상기 구성에서 상기 전송데이타 입력부(12)는 직렬 수신되는 채널 데이타를 병렬 변환하는 직병렬 변환기와, 상기 직병렬 변환기의 출력을 제로바이트 데이타와 비교하는 8비트 비교기로 구성할 수 있으며, 이때 상기 직병렬 변환기의 출력은 상기 전송 메모리(13)의 데이타 버스와 연결하고, 상기 비교기의 출력은 상기 전송제어부(11)의 제로 제어신호 ZCS 입력단자와 연결한다. 상기 전송 데이타 출력부(14)는 8비트의 병직렬 변환기로 구성될 수 있으며, 상기 전송메모리(13)를 출력하는 채널 데이타를 수신하여 직렬 데이타로 변환한후 라인상으로 전송한다. 상기 전송메모리(13)는 48채널의 2프레임 데이타를 저장할 수 있는 메모리로서, 24채널 영역은 라이트 프레임 영역으로 사용되고, 나머지 24채널 영역은 리드 프레임 영역으로 사용된다. 상기 전송 프레임 지정부(15)는 플립플롭 및 버퍼로 구성될 수 있으며, 프레임 동기신호(Frame Sync)를 수신하여 출력단자 및 반전출력단자로 상기 프레임 동기신호를 래치하면 전송제어부(11)가 버퍼의 동작을 제어하여 출력단자 및 반전 출력단자의 출력을 선택 제어함으로서, 상기 전송메모리(13)의 라이트 프레임 영역 및 리드 프레임 영역을 선택하는 MSB 어드레스를 결정한다. 상기 전송채널 카운트부(16)는 24진 카운터로 구성될 수 있으며, 채널 클럭을 계수하여 1프레임 주기의 채널 어드레스들을 발생하며, 상기 전송 제어부(11)에 의해 리세트 신호를 수신하여 1프레임 주기로 초기화된다. 상기 전송채널 어드레스발생부(17)는 9비트의 3상태 래치로 구성될 수 있으며, 상기 전송제어부(11)의 제1선택신호 CS1를 래치클럭 및 출력 인에이블단자로 수신한다. 따라서 제1 및 제2전송주기 T1 및 T2에서 발생되는 제1선택신호 CS1에 의해 래치 및 출력 인에이블 상태가 되어 상기 전송 프레임 지정부(15) 및 상기 전송채널 카운트부(16)를 출력하는 라이트 및 리드 채널 어드레스를 상기 전송메모리(13)의 어드레스 버스로 출력한다.

상기 현 제로채널 어드레스발생부(18)는 9비트의 3상태 래치로 구성될 수 있으며, 상기 전송제어부(11)의 제2선택신호 CS2를 래치 클럭단자 및 출력 인에이블단자로 수신하고, 입력단을 상기 전송 프레임 지정부(15) 및 전송채널 카운트부(16)의 출력단과 연결하며, 출력단을 전 제로채널 어드레스발생부(19)에 연결하는 동시에 MSB 비트를 제외한 나머지 8비트 출력단(전송채널 카운트부를 출력하는 채널 어드레스 값)을 전송메모리(13)의 데이타 버스와 연결한다. 따라서 상기 전송제어부(11)가 제1전송주기 T1에 제2선택신호 CS2를 발생하면, 상기 현 제로채널 어드레스발생부(18)는 래치 클럭단자가 인에이블되어 상기 입력단으로 수신되는 데이타를 내부에 저장하고, 제3 및 제4전송주기 T3 및 T4에서 상기 제2선택신호 CS2가 발생하면 출력 인에이블단자가 인에이블되어 내부에 저장중인 데이타를 출력하게 된다. 상기 전 제로채널 어드레스발생부(19)는 9비트의 3상태 래치로 구성할 수 있으며, 상기 전송제어부(11)의 제3선택신호 CS3를 래치 클럭단자 및 출력 인에이블단자로 수신하여, 제3전송주기 T3에서 제3선택신호 CS3 발생되면 출력 인에이블단자가 인에이블되어 내부에 보관중인 9비트 출력을 상기 전송메모리(13)의 어드레스 버스로 출력하고, 제4전송주기 T4에서 제3선택신호 CS3 발생시 래치 클럭단자가 인에이블되어 현 제로채널 어드레스발생부(18)의 출력을 내부에 저장한다. 상기 전송제어부(11)는 송신부의 전체 동작을 제어하는 타이밍 제어부의 기능을 수행하며, 상기 제2선택신호 CS2-제3선택신호 CS3는 각각 2개의 제어신호로서 상기 현 제로채널 어드레스발생부(18) 및 전 제로채널 어드레스발생부(19)의 래치 클럭단자 및 출력 인에이블단자로 각각 별도로 동작시키는 신호임을 알 수 있다.

제4도는 본 발명에 따른 디지탈 통신망의 수신부 구성도로서, 직렬 형태의 채널 데이타를 수신하여 병렬 데이타로 변환하는 수신 데이타 입력부(22)와, 1채널 주기를 제1수신주기 R1-제4수신주기 R4의 4단계로 나누어 제어하며, 제1 및 제2수신주기 R1 및 R2에서 제1구동신호 EN1를 발생하고, 제로 비교신호(Zero Channel Compare Signal : ZCC) 수신시 수신 제로채널을 처리하기 위하여 제2구동신호 EN2-제4구동신호 EN4를 발생하는 동시에 제로바이트 데이타를 출력하는 수신제어부(21)와, 라이트 프레임 및 리드 프레임 영역을 가지며, 제1수신주기 R1에서 수신되는 라이트 채널 어드레스 위치의 라이트 프레임 영역에 상기 수신데이타 입력부(12)로 부터 수신되는 채널 데이타를 저장하고, 제2수신주기 R2에서 수신되는 리드 채널 어드레스 위치의 리드 프레임 영역에 저장하고 있는 채널 데이타를 리드 출력하며, 제로바이트 채널일시 제3수신주기 R3에서 수신되는 다음 제로채널 어드레스(Next-Zero-Channel-address : NZC) 위치의 라이트 프레임 영역에 상기 제로바이트 데이타를 저장하는 수신메모리(23)와, 상기 수신제어부(21)의 제어하에 1프레임 주기동안 채널수를 카운트하며, 카운트 완료시 초기화되는 수신채널 카운트부(26)와, 상기 수신제어부(21)의 제어하에 라이트 및 리드를 위하여 라이트 프레임 또는 리드 프레임 영역을 지정하는 수신 프레임 지정부(25)와, 상기 수신채널 카운트부(26)의 출력과 상기 다음 제로채널 어드레스 NZC를 수신하며, 상기 수신제어부(21)의 제4구동신호 EN4에 의해 제1수신주기 R1에서 상기 현 채널 어드레스와 다음 제로채널 어드레스 NZC를 비교하여 동일할시 상기 수신제어부(21)로 상기 제로 비교신호 ZCC를 출력하는 제로채널 비교부(30)와, 상기 수신 데이타 입력부(22)의 출력을 수신하며, 제로채널일시 상기 수신제어부(21)의 제2구동신호 EN2에 의해 제1수신주기 R1에서 상기 수신 데이타 입력부(22)를 출력하는 현 채널의 데이타를 래치 출력하는 제로채널 래치부(28)와, 상기 제로채널 래치부(28)의 출력을 수신하며, 상기 수신제어부(21)의 제3구동신호 EN3에 의해 제1수신주기 R1에서 저장중인 상기 다음 제로채널 어드레스 NZC를 상기 제로채널 비교부(30)로 출력하고, 제로채널일시 상기 제4수신주기에서 상기 제로채널 래치부(28)의 출력을 상기 다음 제로채널 어드레스 ZNC로 저장하는 다음 제로채널 어드레스발생부(29)로 구성된다.

상기 구성에서 상기 수신 데이타 입력부(22)는 8비트 직병렬 변환기로 구성할 수 있으며, 출력단은 수신메모리(23)의 데이타 버스와 연결한다. 상기 수신 데이타 출력부(24)는 8비트 병직렬 변환기로 구성할 수 있으며, 상기 수신메모리(23)의 데이타 버스와 연결하여 수신되는 병렬 데이타를 직렬 데이타로 변환 출력한다. 상기 수신메모리(23)의 구성은 상기 전송메모리(13)와 동일한 구조를 가진다. 또한 상기 수신 프레임 지정부(25) 및 수신채널 카운트부(26)의 구성도 상기 전송 프레임 지정부(15) 및 전송채널 카운트부(16)와 동일한 구조를 갖는다. 상기 수신채널 어드레스발생부(27), 제로채널 래치부(28), 다음 제로채널 어드레스발생부(29)는 3상태 래치로 구성할 수 있으며, 상기 수신제어부(21)의 제1구동신호 EN1-제3구동신호 EN3을 래치 클럭단자 및 출력 인에이블단자와 연결하여 내부에 래치 저장 및 출력 동작이 제어된다. 이때 상기 제1구동신호 EN1-제3구동신호 EN3은 상기 송신부와 동일하게 2개 제어신호(래치 클럭 및 출력 인에이블)로 구성되어 필요에 따라 수신 데이타를 내부에 보관하거나 내부 보관중인 데이타를 출력하게 된다. 상기 제로채널 비교부(30)는 다음 제로채널 어드레스발생부(29) 및 수신채널 카운트부(26)의 출력을 수신하며, 제4구동신호 EN4 발생시 두 수신 어드레스를 비교하여 제로채널 비교신호 ZCC를 발생한다.

제5도는 본 발명에 따라 1프레임 주기의 채널 데이타들에 포함된 제로바이트 채널을 억압하여

평균 신호 밀도를 유지할 수 있는 과정을 구체적으로 도시하고 있다.

상술한 구성에 의거 본 발명을 제3도-제5도를 참조하여 상세히 설명한다.

먼저 제5도를 참조하여 본 발명에 따른 제로바이트 채널의 처리과정을 살펴본다. 북미방식의 표준 프레임 구조는 24채널로 1프레임이 구성된다. 이때 본 발명에 따른 제로바이트 채널처리 과정은 1프레임 단위로 수행되며, 각 프레임의 첫번째 채널 CH1은 제로억압 바이트(Zero Suppressing Byte : ZCB)로 할당되어 데이타 채널로는 운용되지 않는다. 따라서 채널 CH1은 해당 프레임에서 최초로 나타나는 제로바이트 채널번호를 저장하기 위한 채널로 운용된다.

여기서 전송하고자 하는 프레임의 각 채널 데이타가 제5도 5A)와 같이 구성되었다고 가정하면, 전송 프레임에서 제로바이트 데이타를 갖는 채널은 채널 CH6, CH8, CH21이 된다. 그러면 제5도 5A)와 같은 프레임 데이타 스트림을 전송하고자 하는 경우에는, 먼저 최초 제로바이트 채널인 채널 CH6을 탐색하여야 한다. 이때 제로바이트 채널 탐색시 채널 CH2, CH3, CH4 및 CH5는 제로바이트 채널이 아니므로 제5도 5B)와 같이 해당 채널번호 영역에 각각 해당 채널번호들에 실린 데이타들을 그대로 기록한다. 이후 채널 CH6의 데이타 탐색시 제로바이트이므로 제5도 5B)와 같이 해당 채널번호를 제로억압 바이트 ZSB로 운용되는 채널 CH1에 기록한다. 이때 채널 CH1 기록되는 데이타는 채널 CH6의 채널번호인 ′6′이 된다. 그리고 내부에 전 제로바이트 채널이 CH6임을 기록하여 둔다.

이후 채널 CH8의 데이타가 제로바이트로 탐색되면, 이전에 기록하고 있던 채널 CH6의 위치에 채널 CH8의 번호를 기록하고, 먼저 기록하고 있던 채널 CH6 번호를 지우고 다시 다음 제로바이트 채널의 기록을 위해 채널 CH8을 전 제로바이트 채널로 내부에 기록한다. 또한 채널 CH21의 데이타가 제로바이트로 탐색되면 이전에 기록하고 있던 채널 CH8의 위치에 채널 CH21의 번호를 기록하고, 다시 다음 제로바이트 채널의 기록을 위해 채널 CH21의 번호를 내부에 전 제로바이트 채널로 기록한다. 이때 제5도 5A)와 같이 채널 CH21이 해당 프레임의 마지막 제로바이트 채널이면, 채널 CH21의 위치에는 더이상 제로바이트 채널이 없음을 나타내는 특정 데이타를 기록한다. 여기서 상기 특정 데이타가 ′01′_H라고 가정한다.

또한 상기와 같은 1프레임의 데이타 스트림에서 제로바이트 데이타를 갖는 채널이 없는 경우에는 제로억압 바이트 ZSB의 채널 CH1에 상기 데이타 ′01′_H를 기록하면 된다.

따라서 상기와 같은 방식으로 데이타 스트림을 전송하는 경우, 먼저 해당 프레임에서 최초의 제로바이트 채널번호를 제로억압 바이트 ZSB에 기록하고 해당 채널번호를 저장하며, 이후 제로바이트 데이타 발생시 해당 채널번호를 선행한 제로바이트 채널번호 위치에 기록하는 동시에 다음의 제로바이트 채널처리를 위해 저장하는 방식으로 1프레임의 전 채널에 걸쳐 수행한다. 그리고 마지막 제로바이트 채널 위치에는 해당 프레임에서 더이상의 제로바이트 채널이 없음을 나타내는 특정 데이타를 삽입한다.

상기와 같이 처리되어 전송되는 데이타를 수신하는 측에서는, 제5도 5B)와 같은 데이타 스트림을 수신하여 제5도 5A)와 같은 본래의 데이타 스트림 형태로 환원한다. 따라서 1프레임의 데이타 스트림을 수신시 먼저 제로억압 바이트 ZSB의 채널 CH1에 기록된 데이타를 내부에 다음 제로바이트 채널 번호로 저장한다. 이후 저장중인 채널번호와 현재 수신되는 데이타의 채널번호들을 비교한다. 동일하면, 해당 채널에 기록된 데이타를 다음 제로바이트 채널번호로 내부에 저장하고 해당 채널번호 위치에 제로바이트 데이타를 기록하여 본래의 데이타였던 제로바이트 데이타가 삽입된다.

상기와 같은 방식으로 채널 데이타 송수신시

평균 신호 밀도를 유지하는 본 발명의 데이타 전송과정을 살펴본다.

먼저 전송메모리(13)는 램(SRAM)으로서, 2프레임의 채널 데이타를 저장할 수 있는 메모리이다. 이때 하나의 프레임 영역은 제5도 5A)와 같이 수신되는 데이타 스트림을 1프레임 주기동안 제5도 5B)와 같이 변환하여 보관하는 라이트 프레임 영역으로 운용되고, 나머지 프레임은 이전 프레임 주기에서 제로채널들이 처리 완료되어 저장중인 채널 데이타들을 리드하여 전송하는 리드 프레임 영역으로 운용된다. 따라서 전송된 데이타 스트림은 1프레임 주기가 지연되어 전송됨을 알 수 있다. 또한 상기 전송메모리(13)의 어드레스는 2프레임 크기의 어드레스가 공급되어야 한다. 이를 위하여 전송채널 카운터부(16)는 상기 전송메모리(13)의 1프레임의 대한 24채널 어드레스를 공급하게 되고, 전송 프레임 지정부(16)는 상기 전송메모리(13)의 라이트 및 리드 프레임 영역을 지정하게 된다. 또한 상기 라이트 및 리드 프레임 영역의 위치는 1프레임 주기로 그 역할이 변환됨을 알 수 있다.

상기 전송제어부(11)는 제3도에 도시된 바와 같이 데이타 전송부의 전반적인 동작을 제어하여야 하는데, 이를 위하여 상기 전송 프레임 지정부(15) 및 전송채널 카운터부(16)의 계수 시작 시기 및 라이트/리드 프레임 영역을 결정하고, 1프레임 종료시 마지막 제로바이트 채널에 더이상의 데이타가 없음을 나타나는 특정 데이타 ′01′_H를 해당 채널번호에 기록하여야 하며, 1채널 주기를 제1전송주기 T1-제4전송주기 T4로 분할하여 채널 데이타의 전송동작을 제어하여야 한다.

전송 데이타를 (101)단자로 수신하는 전송데이타 입력부(12)는 직렬 데이타를 병렬 데이타로 변환하여 상기 전송메모리(13)로 출력하는 동시에 변환된 병렬 데이타를 제로바이트 데이타(′00′_H)와 비교하여 현 수신 채널의 데이타가 제로바이트인가를 검사한다. 이때 전송채널 어드레스발생부(17)는 상기 전송 프레임 지정부(15) 및 전송채널 카운터부(16)를 수신하여 상기 전송 메모리(13)의 라이트 및 리드 채널 어드레스로 공급한다.

이때 상기 전송데이타 입력부(12)에서 수신 채널의 바이트 데이타와 제로바이트 데이타를 비교하여 두 바이트 데이타값이 동일하지 않으면 해당 채널번호의 데이타는 비제로바이트 데이타(Non Zero byte data)이므로 상기 전송메모리(13)의 라이트 프레임 영역에 저장되는 바이트 데이타를 그대로 유지시킨다.

그러나 상기 전송데이타 입력부(12)에서 수신채널의 바이트 데이타와 제로바이트 데이타를 비교하여 두 데이타가 동일하면 해당 채널 어드레스의 바이트 데이타는 제로바이트 데이타(Zero byte data)가 된다. 이 경우 상기 전송데이타 입력부(12)는 상기 제로채널 제어신호 ZCS를 발생하여 전송제어부(11)로 인가한다.

그러면 상기 전송제어부(11)는 제2선택신호 CS2를 발생하여 현 제로채널 어드레스발생부(18)가 상기 전송채널 카운트부(16)와 전송 프레임 지정부(15)에서 출력하는 현 채널 어드레스를 현 제로채널 어드레스 ZCA로 저장하도록 제어한다. 이후 상기 전송제어부(11)는 제2 및 제3선택신호 CS2 및 CS3를 출력하는데, 이로인해 상기 전 제로채널 어드레스발생부(19)는 저장중이던 전 제로채널 어드레스 PZC를 상기 전송메모리(13)의 어드레스로 공급하고, 상기 현 제로채널 어드레스발생부(18)는 저장중인 현 제로채널 어드레스 ZCA를 상기 전송메모리(13)의 데이타로 공급한다. 따라서 상기 전송메모리(13)는 라이트 프레임 영역의 전 제로채널 어드레스 PZC 위치에 현 제로채널 어드레스 ZCA를 기록하게 된다. 이후 상기 전송제어부(11)는 상기 현 제로채널 어드레스발생부(18) 및 전 제로채널 어드레스발생부(19)를 제어하여 상기 전 제로채널 어드레스발생부(19)에 현 제로채널의 어드레스 ZCA를 전 제로채널 어드레스 PZC로 저장시킨다.

상기 전송과정을 제1전송주기 T1-제4전송주기 T4 과정으로 나누어 설명한다.

먼저 제1전송주기 T1에서 전송데이타 입력부(12)를 출력하는 채널 데이타가 전송채널 어드레스발생부(17)에서 순차적으로 출력하는 라이트 채널 어드레스 신호에 의해 전송메모리(13)의 라이트 프레임 영역의 해당 채널 어드레스 위치에 기록된다. 또한 이때 상기 전송데이타 입력부(12)는 제로바이트 데이타와 현재 수신되는 채널의 바이트 데이타를 비교하여 동일한 값을 가지면, 해당 채널의 데이타가 제로바이트 데이타임을 알리는 제로채널 제어신호 ZCS를 발생하여 전송제어부(11)로 인가한다. 그러면 상기 전송제어부(11)는 제2선택신호 CS2를 발생하며, 이로인해 현 제로채널 어드레스발생부(18)는 상기 전송채널 카운트부(16) 및 전송 프레임 지정부(15)에서 출력하는 현재의 채널 어드레스를 현 제로채널 어드레스 ZCA로 저장한다. 이때 상기 전송 프레임 지정부(15)의 출력은 상기 전송제어부(11)에 의해 라이트 프레임 영역을 선택하기 위한 신호를 출력하고 있다. 그러나 상기 제로채널 제어신호 ZCS가 발생되지 않으면 상기 전송제어부(11)는 현 제로채널 어드레스발생부를 제어하지 않는다.

두번째로 제2전송주기 T2에서 상기 전송제어부(11)는 제1선택신호 CS1을 발생하며, 이로인해 상기 전송채널 어드레스발생부(17)는 상기 전송채널 카운트부(16)와 전송 프레임 지정부(15)의 출력을 수신하여 상기 전송메모리(13)의 리드 채널 어드레스로 출력한다. 이때 상기 전송 프레임 지정부(15)의 출력은 상기 전송제어부(11)의 제어에 의해 리드 프레임 영역을 선택하는 신호를 출력한다. 그러므로 이때의 리드 채널 어드레스는 상기 라이트 채널 어드레스와 동일한 채널 어드레스가 되며, 다만 상기 전송메모리(13)의 프레임 영역의 선택인 MSB 어드레스만 다른 상태가 된다. 따라서 상기 전송메모리(13)는 이전 프레임에서 제로채널 데이타들을 처리하여 저장하고 있던 리드프레임 영역의 해당 채널 데이타를 출력하며, 전송데이타 출력부(14)는 상기 전송메모리(13)를 출력하는 채널 데이타를 직렬 데이타로 변환 출력하여 라인상으로 전송한다.

세번째로 제3전송주기 T3의 동작을 살펴본다. 이때 현재의 채널 데이타가 제로바이트 데이타가 아니면 이 과정은 수행되지 않는다. 그러나 현 채널의 데이타가 제로바이트 데이타인 경우, 상기 전송제어부(11)는 제3선택신호 CS3을 출력하여 상기 전 제로채널 어드레스발생부(19)를 구동하고, 제2선택신호 CS2를 출력하여 상기 현 제로채널 어드레스발생부(18)를 구동시킨다. 그러면 상기 전 제로채널 어드레스발생부(19)는 상기 전송메모리(13)의 어드레스 버스로 저장중이던 전 제로채널 어드레스 PZC를 출력하고, 상기 현 제로채널 어드레스발생부(18)는 상기 전송메모리(13)의 데이타 버스로 저장중인 현 제로채널 어드레스 ZCA를 출력한다. 이로인해 상기 전송메모리(13)는 라이트 프레임 영역의 전 제로채널 어드레스 PZC 위치에 현 제로채널 어드레스 ZCA를 데이타로 기록하게 된다. 따라서 전 제로채널 번호의 위치에 현 제로채널 번호가 기록됨으로서, 제로바이트 데이타를 갖는 채널도

평균 신호 밀도를 유지할 수 있게 된다.

네번째로 제4전송주기의 동작을 살펴본다. 이때 현 채널의 데이타가 제로바이트 데이타가 아니면 이 과정은 수행되지 않는다. 그러나 현 채널 데이타가 제로바이트 데이타인 경우, 상기 전송제어부(11)는 상기 현 제로채널 어드레스발생부(18) 및 전 제로채널 어드레스발생부(19)를 제어하기 위한 제2 및 제3선택신호 CS2 및 CS3를 출력한다. 이로인해 상기 현 제로채널 어드레스발생부(18)에 저장중인 현 제로채널 어드레스 ZCA는 상기 전 제로채널 어드레스발생부(19)로 인가되어 다음 제로채널 데이타 수신시에 대비하기 위하여 저장된다. 따라서 이후 임의 채널 번호가 제로바이트 데이타를 갖더라도 해당 채널 번호에 저장중인 이전의 제로채널번호를 기록할 수 있게 된다.

상기와 같은 과정을 반복 수행하게 되면, 상기 전 제로채널 어드레스발생부(19)에는 해당 프레임에서 검출된 마지막 제로채널의 어드레스가 전 제로채널 어드레스 PZC로 제공되어 있게 된다. 이때 1프레임이 종료되는 시점에서 상기 전송제어부(11)는 제3선택신호 CS3를 발생하여 상기 전 제로채널 어드레스발생부(19)를 구동하고, 상기 전송메모리(13)의 데이타 버스로 해당 프레임의 마지막 제로채널임을 표시하기 위한 특정 데이타 ′01′_H를 출력한다. 그러면 상기 전송메모리(13)는 상기 전 제로채널 어드레스발생부(19)로 부터 출력되는 마지막 제로채널 어드레스 PZC 위치에 데이타 ′01′_H를 기록하여 해당 프레임의 마지막 제로채널임을 표시한다. 이후 상기 전 제로채널 어드레스발생부(19)의 내용을 클리어시킴으로서, 다음 프레임에 포함된 제로채널 데이타를 처리할시, 최초 제로채널 데이타를 처리하기 위한 초기 어드레스를 지정한다. 그러므로 다음 프레임의 채널 데이타 수신시 최초로 발생되는 제로채널 번호는 제로 억압 바이트 ZSB의 데이타로 기록된다.

상기와 같이 전송단에서 프레임에 포함된 제로바이트 데이타가

평균 신호 밀도를 유지하여 전송되며, 수신단에서는 이를 다시 본래의 제로바이트 데이타로 환원시켜야 한다. 이때의 상기 수신부 구성은 제4도와 같이 구성된다. 여기서 상기 수신메모리(23)는 상기한 전송메모리(13)와 마찬가지로 라이트 프레임 영역과 리드 프레임 영역으로 구성되며, 수신제어부(21)도 상기한 전송제어부(11)와 같이 제1수신주기 R1-제4수신주기 R4로 구분하여 수신 채널 데이타를 원래의 데이타로 환원한다. 또한 수신채널 어드레스발생부(27)는 수신채널 카운트부(27)와 수신 프레임 지정부(25)의 출력을 수신하여 상기 수신메모리(23)의 라이트 및 리드 채널 어드레스를 발생한다. 이때 상기 수신채널 카운트부(26)는 상기 수신제어부(21)의 제어하에 1 프레임 주기의 채널수를 카운트한후 초기화되며, 상기 수신 프레임 지정부(26)는 상기 수신제어부(21)의 제어하에 상기 수신메모리(23)의 라이트 프레임 영역 및 리드 프레임 영역을 선택할 수 있는 신호를 출력한다.

제로채널 비교부(30)는 상기 수신제어부(21)의 제4구동신호 EN4에 의해 다음 제로채널 어드레스 NZC와 상기 수신채널 카운트부(26)를 출력하는 현 채널 어드레스를 비교하여 현 채널 어드레스가 제로채널 어드레스인가 판별하며, 제로채널 어드레스이면 상기 수신제어부(21)로 제로채널 비교신호 ZCC를 출력한다. 제로채널 래치부(28)는 상기 수신제어부(21)의 제2구동신호 EN2에 의해 상기 수신데이타 입력부(22)에서 출력하는 현 채널 데이타를 다음 제로채널 어드레스 NZC로 래치한다. 다음 제로채널 어드레스발생부(29)는 상기 수신제어부(21)의 제3구동신호 EN3에 의해 저장하고 있던 다음 제로채널 어드레스 NZC를 수신메모리(23)의 어드레스로 출력하여 해당 채널 어드레스에 대응되는 라이트 프레임 영역에 제로바이트 데이타를 삽입할 수 있게하고, 이후 상기 제로채널 래치부(28)의 출력을 다음 제로채널 어드레스 NZC로 저장한다.

상기 수신과정을 제1수신주기 R1-제4수신주기 R4 과정으로 구분하여 설명한다.

먼저 제1수신주기 R1에서 수신제어부(21)는 제1구동신호를 출력하며, 이로인해 상기 수신채널 어드레스발생부(27)는 현 채널 어드레스를 상기 수신메모리(23)로 출력한다. 그러면 상기 수신메모리(23)는 상기 수신데이타 입력부(22)에서 출력하는 현 채널 데이타를 라이트 프레임 영역의 해당 채널 어드레스 위치에 저장한다. 또한 상기 수신제어부(21)는 제4구동신호 EN4를 출력한다. 그러면 상기 제로채널 비교부(30)는 상기 수신채널 카운트부(26)를 출력하는 현 채널 어드레스와 상기 다음 제로채널 어드레스발생부(29)의 출력인 다음 제로채널 어드레스 NZC를 비교하여 현 채널 어드레스의 데이타가 제로채널 데이타인가 검사한다. 이때 수신되는 두 어드레스가 동일하면 제로채널이 되고 그렇지 않으면 제로채널이 아님을 알 수 있다. 이 경우 두 어드레스가 동일하면 상기 수신제어부(21)로 상기 제로채널 비교신호 ZCC를 출력한다. 그러면 상기 수신제어부(21)는 상기 제2구동신호 EN2를 출력하여 상기 수신데이타 출력부(22)에서 출력하는 현 채널 데이타를 제로채널 데이타로 래치한다. 그러나 두 어드레스가 상이하면 상기 제로채널 비교부(30)는 제로채널 비교신호 ZCC를 발생하지 않는다. 이 경우 상기 수신제어부(28)는 상기 제로채널 래치부(28)가 구동되지 않도록 제어한다.

두번째로 제2수신주기 R2에서 상기 수신제어부(21)는 상기 수신채널 어드레스발생부(27)를 제어하여 상기 수신메모리(23)의 리드 채널 어드레스를 발생한다. 이 경우 상기 수신 프레임 지정부(25)는 상기 수신메모리(23)의 리드 프레임 영역을 선택하기 위한 신호를 출력한다. 따라서 상기 수신메모리(23)는 상기 리드 채널 어드레스가 지정하는 위치의 채널 데이타를 억세스하여 상기 수신데이타 출력부(24)로 출력한다. 이 경우 상기 수신 메모리(23)를 출력하는 채널 데이타는 전 송신시

평균 신호 밀도로 변환되어 수신된 각 채널 데이타들이 본래의 데이타 형태로 환원된 채널 데이타들이며, 이들 채널 데이타들은 수신데이타 출력부(24)를 통해 시스템으로 수신된다.

세번째로 제3수신주기 R3는 수신 채널이 제로채널이 아니면 수행되지 않는다. 그러나 제로채널인 경우, 상기 수신제어부(21)는 데이타 버스로 제로바이트 데이타를 출력하고, 상기 다음 제로채널 어드레스발생부(29)를 구동하기 위하여 제3구동신호 EN3를 출력한다. 그러면 상기 다음 제로채널 어드레스발생부(29)는 저장중인 다음 제로채널 어드레스 NZC를 상기 수신메모리(23)의 어드레스 버스로 출력한다. 따라서 상기 수신메모리(23)는 상기 다음 제로채널 어드레스 NZC가 지정하는 라이트 프레임 영역의 해당 위치에 상기 수신제어부(21)로 부터 출력되는 제로바이트 데이타를 삽입 저장한다.

네번째로 제4수신주기 R4는 수신 채널이 제로채널이 아니면 수행되지 않는다. 그러나 제로채널인 경우, 상기 수신제어부(21)는 제3구동신호 EN3를 출력하여 상기 다음 제로채널 어드레스발생부(29)를 구동시킨다. 그러면 상기 다음 제로채널 어드레스발생부(29)는 상기 제로채널 래치부(28)에서 출력하는 현 제로채널 어드레스를 다음 제로채널 어드레스 NZC로 저장한다.

상기와 같은 과정을 반복 수행하면,

평균 신호 밀도로 처리되는 1프레임 주기의 채널 데이타들이 본래의 채널 데이타로 환원된다. 즉, 제5도 5B)와 같은 전송되는 1프레임 주기의 채널 데이타를 수신하는 경우, 상기 수신제어부(21)는 첫번째 채널의 데이타가 수신되면 제2 및 제3구동신호 EN2 및 EN3를 출력한다. 그러면 상기 제로채널 래치부(28)는 첫번째 채널의 데이타를 다음 제로채널 어드레스 NZC로 래치하며, 다음 제로채널 어드레스발생부(30)는 이를 저장한다. 그리고 상기 수신제어부(21)는 상기 수신메모리(23)의 첫번째 채널 어드레스 위치에 제로바이트 데이타를 삽입 저장한다. 이후 채널 어드레스가 바뀔때 마다 상기 제로채널 비교부(30)는 상기 다음 제로채널 어드레스 NZC와 현 채널 어드레스를 비교하는데, 두 어드레스가 동일하면 해당 채널의 데이타는 다음 제로채널의 번호를 의미하는 데이타가 되며, 두 어드레스가 상이하면 해당 채널의 데이타가 순수 데이타이므로 상기 수신채널 어드레스발생부(27)에서 출력하는 채널 어드레스에 의해 채널 데이타가 수신메모리(23)에 저장되거나 리드되어 출력된다. 그러나 해당 채널의 데이타가 제로채널의 데이타로 판명되면, 수신메모리(23)의 다음 제로채널 어드레스 NZC 위치에 수신제어부(21)로 출력되는 제로바이트 데이타를 삽입하여 본래의 데이타로 환원하고, 다음 제로채널 어드레스발생부(29)에는 제로채널 래치부(28)에서 래치하고 있는 채널 데이타를 다음 제로채널 어드레스 NZC로 저장한다. 그리고 제로채널 래치부(28)를 출력하는 데이타가 ′01′_H이면 상기 수신제어부(21)는 해당 채널 어드레스 위치에 제로바이트 데이타를 삽입하고 해당 프레임의 처리를 종료한다.

상술한 바와 같이 1프레임 구조단위로 제로채널을 처리하므로 1프레임 및 4프레임 구조(Extented Frame Format)에 공히 사용할 수 있으며, 1프레임 주기로 제로채널을 처리할 수 있으므로 데이타의 전송지연이 짧아지고(125㎲), 한 채널에서 에러방생시 1프레임내의 나머지 채널에만 영향을 끼치게 되므로 연속적인 에러발생율이 대폭 줄어들며, 1프레임당 1채널이 오버헤드로 사용되므로 64kbps의 오버헤드가 되어 오버헤드양을 대폭감소할 수 있는 이점이 있다.

Claims

북미방식의 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치에 있어서, 채널 데이타 송신부가 전송하고자 하는 채널 데이타를 수신하며, 제로바이트와 비교하여 해당 채널 데이타가 제로바이트 데이타일시 제로 제어신호 ZCS를 발생하는 전송데이타 입력부(12)와, 1채널 주기를 전송채널 어드레스를 제어하기 위한 제1선택신호 CS1을 발생하며, 상기 제로 제어신호 ZCS 수신시 제2선택신호 CS2 및 제3선택신호 CS3을 발생하는 전송제어부(11)와, 상기 전송데이타 입력부(12)와 연결되며, 수신되는 채널 어드레스에 의해 상기 전송데이타 입력부(12)에서 출력하는 채널 데이타를 라이트 프레임 영역에 저장하고 리드 프레임 영역의 해당 채널 어드레스에 저장하고 있는 데이타를 리드하여 전송하는 전송 메모리(13)와, 상기 전송제어부(11)의 제어하에 채널 클럭을 계수하여 1프레임 주기의 채널수를 계수하고, 계수완료시 초기화되는 전송채널 카운트부(16)와, 상기 전송제어부(11)의 제어하에 상기 전송메모리(12)의 라이트 및 리드 프레임 영역을 지정하는 전송 프레임 지정부(15)와, 상기 전송 프레임 지정부(15)와 전송채널 카운트부(16)의 출력을 수신하며, 상기 제1선택신호 CS1 수신시 상기 전송메모리(13)의 어드레스 버스로 먼저 라이트 채널 어드레스를 출력하고 이후 리드 어드레스를 출력하는 전송채널 어드레스발생부(17)와, 상기 전송채널 카운트부(16) 및 전송 프레임 카운트부(15)의 출력을 수신하며, 상기 제2선택신호 CS2 수신시 수신되는 채널 어드레스를 현 제로채널 어드레스 ZCA로 저장하고, 상기 현 제로채널 어드레스를 상기 전송메모리(13)의 데이타 버스로 출력하는 현 채널 어드레스발생부(18)와, 상기 현 제로채널 어드레스발생부(18)의 출력을 수신하며, 상기 제3선택신호 CS3 수신시 저장중인 전 제로채널 어드레스 PZC를 상기 전송메모리의 어드레스로 출력하고, 상기 현 제로채널 어드레스 ZCA를 전 제로채널 어드레스 PZC로 저장하는 전 제로채널 어드레스발생부(19)로 구성되고, 채널 데이타의 수신부가 1채널 주기로 수신채널 어드레스를 제어하기 위한 제1구동신호 EN2 및 제로채널 유무 판별을 위한 제4구동신호 EN4를 발생하며, 제로채널 비교신호 수신시 제2구동신호 EN2 및 제3구동신호 EN3를 발생하는 수신제어부(21)와, 전송되는 채널 데이타를 수신하며, 상기 수신제어부(21)의 제어하에 수신채널 어드레스에 따라 라이트 프레임 영역에 상기 수신 채널 데이타를 저장하거나 리드 프레임 영역의 채널 데이타를 리드 출력하는 수신 메모리(23)와, 상기 수신 제어부(21)의 제어하에 채널 클럭을 계수하여 1프레임 주기의 채널수를 계수하고 계수 완료시 초기화되는 수신채널 카운트부(26)와, 상기 수신제어부(21)의 제어하에 상기 수신메모리(23)의 라이트 및 리드 프레임을 지정하는 신호를 발생하는 수신 프레임 지정부(25)와, 상기 수신 프레임 지정부(25)와 수신채널 지정부(26)의 출력을 수신하며, 상기 제1구동신호 EN1 수신시 상기 수신메모리(23)의 어드레스 버스로 라이트 채널 어드레스를 출력하고 이후 리드 채널 어드레스를 출력하는 수신채널 어드레스발생부(27)와, 상기 수신채널 카운트부(26)의 출력과 다음 제로채널 어드레스 NZC를 수신하며, 상기 제4구동신호 EN4 수신시 두 어드레스를 비교하여 동일할시 제로채널 비교신호 ZCC를 발생하여 상기 수신제어부(21)로 출력하는 제로채널 비교부(30)와, 전송되는 채널 데이타를 수신하며, 상기 제2구동신호 EN2 수신시 수신채널 데이타를 제로채널 데이타로 래치하는 제로채널 래치부(28)와, 상기 제로채널 래치부(28)의 출력을 수신하며, 상기 제3구동신호 EN3 수신시 저장중인 다음 제로채널 어드레스 NZC를 상기 수신메모리(23)의 어드레스 버스로 출력하며, 이후 상기 제로채널 래치부(28)의 출력을 다음 제로채널 어드레스 NZC로 저장하는 다음 제로채널 어드레스발생부(29)로 구성된 것을 특징으로 하는 북미방식의 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치.
라이트 프레임 영역과 리드 프레임 영역을 갖는 메모리를 구비한 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송신 방법에 있어서, 채널 데이타를 수신하여 비제로바이트 채널일시, 해당 채널 어드레스에 따른 상기 메모리의 라이트 프레임 영역에 수신 채널 데이타를 라이트하고, 현 채널 어드레스에 대응하는 리드 프레임 영역의 저장채널 데이타를 리드하여 전송하는 과정과, 채널 데이타를 수신하여 최초의 제로바이트 채널일시, 상기 메모리의 라이트 프레임 영역의 제로억압 바이트 ZSB 위치에 수신 제로채널의 어드레스를 채널 데이타로 라이트하는 동시에 전 제로채널 어드레스 PZC로 저장하며, 현 채널 어드레스의 리드 프레임 영역에 저장중인 채널 데이타를 리드하여 전송하는 과정과, 채널 데이타를 수신하여 제로바이트 채널일시, 저장중인 상기 전 제로채널 어드레스 PZC에 대응하는 상기 메모리의 라이트 프레임 영역에 현 제로채널의 어드레스 ZCA를 채널 데이타로 라이트하는 동시에 상기 현 제로채널 어드레스 ZCA를 전 제로채널 어드레스 PZC로 저장하며, 현 채널 어드레스에 대응하는 리드 프레임 영역에 저장중인 채널 데이타를 리드하여 전송하는 과정과, 1프레임의 채널 데이타 전송완료시, 저장중인 상기 전 제로채널 어드레스 PZC에 대응하는 메모리의 라이트 프레임 영역에 프레임의 마지막 제로채널임을 의미하는 특정 데이타를 등록하는 과정으로 이루어짐을 특징으로 하는 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송신 방법.
라이트 영역인 라이트 프레임 영역과 리드 영역인 리드 프레임 영역을 갖는 메모리를 구비한 디지탈 통신망의 채널 데이타 수신 방법에 있어서, 1프레임 데이타 수신시, 제로억압 바이트 ZSB이 기록된 채널 데이타를 리드하여 다음 제로채널 어드레스 NZC로 저장하는 과정과, 채널 데이타를 수신하여 상기 다음 제로채널 어드레스 NZC와 비교하며, 상이할시 해당 채널 어드레스에 대응하는 메모리의 라이트 프레임 영역에 수신채널 데이타를 저장하고, 상기 채널번호에 대응하는 리드 프레임 영역의 채널 데이타를 리드하는 과정과, 채널 데이타를 수신하여 상기 다음 제로채널 어드레스 NZC와 비교하며, 동일할시 저장중인 다음 제로채널 어드레스 NZC에 대응하는 상기 메모리의 라이트 프레임 영역이 제로바이트를 저장하는 동시에 상기 수신 채널 데이타를 다음 제로채널 어드레스 NZC로 저장하고, 상기 채널 어드레스에 대응하는 상기 메모리의 리드 프레임 영역에 저장하고 있는 채널 데이타를 리드하는 과정과, 채널 데이타를 수신하며, 상기 다음 제로채널 어드레스 NZC에 대응되는 상기 수신채널 데이타가 특정 데이타일시 상기 다음 제로채널 어드레스 NZC에 대응하는 상기 메모리의 라이트 프레임 영역에 제로바이트를 저장하며, 상기 채널 어드레스에 대응하는 상기 메모리의 리드 프레임 영역에 저장하고 있는 채널 데이타를 리드하는 과정으로 이루어짐을 특징으로 하는 복미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 수신방법.
북미방식 표준 프레임 구조를 갖는 데이타 통신망의 채널 데이타 송신 장치에 있어서, 전송데이타를 수신하여 제로바이트 데이타와 비교하여 수신 채널의 데이타가 제로바이트이면 제로 제어신호 ZCS 출력하는 전송데이타 입력부와, 1채널 주기를 제1전송주기 T1-제4전송주기 T4로 제어하며, 제1 및 제2전송주기에서 제1선택신호 CS1를 출력하고, 상기 제로 제어신호 ZCS 수신시 제1전송주기 T1에서 제2선택신호 CS2를 출력하는 동시에 제3 및 제4전송주기 T3 및 T4에서 제2 및 제3선택신호 CS2 및 CS3를 출력하는 전송제어부와, 라이트 프레임 영역과 리드 프레임 영역 구조를 가지며, 상기 제1전송주기 T1에서 수신되는 전송채널 어드레스 위치의 라이트 프레임 영역에 상기 전송데이타 입력부로 부터 수신되는 채널 데이타를 저장하고, 상기 제2전송주기 T2에서 수신되는 전송채널 어드레스 위치의 리드프레임 영역에 저장하고 있는 채널 데이타를 리드하고 전송 출력하고, 상기 제3전송주기 T3에서 수신되는 전 제로 어드레스 위치의 라이트 프레임에 현 제로채널 어드레스를 저장하는 전송 메모리와, 상기 전송제어부의 제어하에 채널클럭은 카운트하여 1프레임 주기의 채널 어드레스를 발생하고, 제1전송주기 T1에서 상기 전송메모리의 라이트 프레임 영역을 지정하고 제2전송주기 T2에서 리드프레임 영역을 지정하는 어드레스 신호를 발생하는 카운트부와, 상기 카운트부의 출력을 수신하며, 상기 제1선택신호 CS1에 의해 제1전송주기 T1에서 라이트 어드레스를 발생하고 제2전송주기 T2에서 리드 어드레스를 발생하여 상기 전송메모리로 출력하는 전송채널 어드레스발생부와, 상기 제1전송주기 T1에서 제2선택신호 CS2 수신시 상기 카운트부의 출력을 현 제로채널 어드레스로 저장하며, 제3전송주기 T3에서 제2선택신호 CS2 수신시 저장중인 상기 현 제로채널 어드레스를 상기 전송메모리의 데이타버스로 출력하고, 제4전송주기 T4에서 제2선택신호 CS2 수신시 현 제로채널 어드레스를 전 제로채널 어드레스로 출력하는 현 제로채널 어드레스발생부와, 상기 제3전송주기 T3에서 상기 제3선택신호 CS3 수신시 저장중 전 제로채널 어드레스를 상기 전송메모리의 어드레스 버스로 출력하고, 상기 제4전송주기 T4에서 제3선택신호 CS3 수신시 상기 현 제로채널 어드레스를 수신하여 전 제로채널 어드레스로 저장하는 전 제로채널 어드레스발생부로 구성된 것을 특징으로 하는 디지탈 통신망의 채널 데이타 송신 장치.
북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 수신장치에 있어서, 1채널 주기를 제1수신주기 R1-제4수신주기 R4로 제어하며, 상기 제1 및 제2수신주기에서 제1구동신호 EN1를 출력하고, 제로채널 비교신호 ZCC 수신시 제1수신주기 R1에서 제2구동신호 EN2를 출력하고 제3 및 제4수신주기 R3,R4에서 제로바이트 데이타 및 제3구동신호 EN3를 출력하는 수신제어부와, 라이트 프레임 영역과 리드 프레임 영역 구조를 가지며, 제1수신주기 R1에서 수신되는 라이트 어드레스 위치의 라이트프레임에 수신 데이타를 저장하며, 제2수신주기 T2에서 수신되는 리드 어드레스 위치의 리드 프레임에 저장하고 있는 채널 데이타를 리드 출력하고, 제3수신주기 R3에서 수신되는 다음 제로채널 어드레스 위치에 상기 수신제어부로 부터 수신되는 제로바이트 데이타를 삽입하는 수신 메모리와, 상기 수신제어부(21)의 제어하에 채널클럭을 카운트하여 채널 어드레스를 발생하고, 제1수신주기 R1에서 라이트 프레임 영역을 지정하고 제2수신주기 R2에서 리드 프레임 영역을 지정하는 어드레스를 발생하는 카운트부와, 상기 카운트부의 출력을 수신하여 상기 제1구동신호 EN1에 의해 제1수신주기 R1에서 상기 라이트 어드레스를 발생하고 제2수신주기 R2에서 리드 어드레스를 발생하는 상기 수신 메모리로 출력하는 수신채널 어드레스발생부와, 상기 카운트의 출력과 다음 제로채널 어드레스를 수신하여 비교하며, 동일할시 제로채널 비교신호 ZCC를 발생하는 제로채널 비교부와, 상기 채널 데이타를 수신하며, 제1수신주기 R1에서 상기 제2구동신호 EN2 발생시 수신채널 데이타를 제로채널 데이타로 래치하는 제로채널 래치부와, 상기 제로채널 래치부의 출력을 수신하며, 제3구동신호 EN3 수신시 제3수신주기 R3에서 상기 수신메모리(23)의 어드레스 버스로 저장중인 채널 어드레스를 출력하며, 제4구동주기 R4에서 상기 제로채널 래치부의 출력을 다음 제로채널 어드레스로 저장하는 다음 제로채널 어드레스발생부로 구성된 것을 특징으로 하는 디지탈 통신망의 채널 수신장치.