KR960042399A - 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 - Google Patents
정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 Download PDFInfo
- Publication number
- KR960042399A KR960042399A KR1019950014068A KR19950014068A KR960042399A KR 960042399 A KR960042399 A KR 960042399A KR 1019950014068 A KR1019950014068 A KR 1019950014068A KR 19950014068 A KR19950014068 A KR 19950014068A KR 960042399 A KR960042399 A KR 960042399A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- transmission
- response
- receiving
- information storage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
정보저장기용 고속 비동기 시리얼통신 인터페이스 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
통신장치 메인보오드의 처리결과를 정보 저장용 기기에 고속으로 저장하기 위한 비동기 시리얼통신 인터페이스 장치를 구현한다.
3. 발명의 해결방법의 요지
본 발명의 인터페이스 장치는 메인보오드의 처리결과를 송신용 메모리에 워드단위로 써놓고 송신시작신호를 발생시켜 송신을 위한 읽기를 수행하고 또한 이를 시리얼변환 및 듀티변환하여 정보 저장기의 인터페이스장치로 전송하고, 정보 저장용 기기로부터 출력되는 정보를 수신하여 소정 비트로 래치하고 시리얼로 변환한후 수신용메모리에 워드단위로 써넣고 수신정보가 소정의 수신워드수가 되면 통신장치의 CPU보오드에 인터럽트신호를 보내 CPU보오드가 수신용메모리에 저장된 수신정보를 읽게 한다.
4. 발명의 중요한 용도
통신시스템 인터페이스장치
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 통신용 인터페이스보오드(14, 22) 구성도.
Claims (9)
- 통신시스템 제어부의 처리정보를 정보저장용 기기에 저장 및 상기 정보저장용 기기에 저장된 정보를 읽기위한 시리얼 인터페이스 장치에 있어서, 상기 처리정보의 저장, 저장된 정보 읽기 및 자기진단에 대응되는 제어신호를 해독하는 제어신호해독수단과 상기 제어신호해독수단의 처리정보 저장해독에 의하여 상기 처리정보에 대응되는 패러럴 송신데이타를 소정 데이타단위로 저장하는 송신메모리수단과 상기 제어신호해독수단의 저장해독에 의하여 데이타 송신처리를위한 소정 타이밍발생을 제어하는 타이밍 제어수단과, 상기 타이밍 제어수단의 타이밍발생의 응답하여 상기 패러럴송신데이타를 시리얼 및 소정 듀티비의 송신데이타로 변환하는 데이타송신처리수단과 상기 변환된 송신데이타를 송신전송로를통하여 상기 정보저자용기기로 전송하는 데이타전송수단과, 수신전송로를 통하여 상기 정보저장용 기기로 저장된 정보에대응되는 수신데이타를 수신전송로를 통하여 수신하는 데이타수신수단과, 상기 데이타수신수단의 수신데이타를 소정 데이타단위로 래치하고 패러럴로 변환하여 출력하는 데이타수신처리수단과, 상기 수신데이타를 제1 워드단위로 검출에 응답하여 라이트인에이블신호를 출력하고 제2 워드단위로 검출에 응답하여 수신완료신호를 출력하는 수신데이타 워드검출수단과, 상기 라이트인에이블신호에 응답하여 상기 패러럴 변환된 수신데이타를 소정 데이타단위로 저장하고, 상기 수신완료신호에 응답한 상기 해독수단의 정보읽기 해독에 의하여 상기 저장된 수신데이타를 상기 통신시스템의 제어부호 출력하는수신데이타저장수단으로 구성함을 특징으로 하는 인터페이스장치.
- 제1항에 있어서, 상기 제어신호해독수단의 자가진단해독에 응답하여 상기 데이타송신수단과 상기 데이타수신수단 간으로 루프를 형성하는 루프백 테스트 형성수단을 더 구비함을 특징으로 하는 인터페이스장치.
- 제2항에 있어서, 상기 루프백 테스트형성수단은 상기 자기진단해독에 응답하여 릴레이 구동신호를 출력하는 릴레이구동부와, 상기 릴레이구동신호에 응답하여 상기 데이타송신수단의 출력단과 상기 데이타수신수단의 입력단을연결하는 릴레이부로 구성함을 특징으로 하는 인터페이스장치.
- 제1항에 있어서, 사기 송신데이타 저장수단은 16비트(depth)×16(width)의 용량의 선입선출 메모리임을 특징으로 하는 인터페이스장치.
- 제4항에 있어서, 상기 수신데이타 저장수단은 16비트(depth)×16(width)의 용량의 선입선출 메모리임을 특징으로 하는 인터페이스장치.
- 제5항에 있어서, 상기 데이타송신처리수단은 상기 선입선출메모리의 16비트 패러럴데이타를 상기 타이밍제어수단의 동기신호에 응답하여 시리얼로 변환하여 출력하는 병/직렬변환부와 상기 타이밍 제어수단의 듀티변환제어신호에 응답하여 상기 시리얼 변환된 데이타를 소정 상태의 듀티로 변환하는 듀티변환부로 구성함을 특징으로 하는 인터페이스장치.
- 제6항에 있어서, 상기 타이밍 제어수단은 상기 제어신호해독수단의 저장해독에 따른 송신시작신호에 응답하여 소정 클럭신호를 소정 분주, 카운팅 및 래치하여 상기 송신메모리수단에 읽기 동작 제어신호를 상기 병직렬변환부에동기신호를 상기 듀티변환부에 듀티변환제어신호를 출력하는 타이밍 제어부임을 특징으로 하는 인터페이스장치.
- 제5항에 있어서, 데이타 수신처리수단은 상기 데이타수신수단의 수신데이타를 소정 래치하여 출력하는 래치부와, 상기 래치부에서 출력되는 시리얼 데이타를 16비트의 패러럴 데이타 변환하는 직/병렬변환부로 구성함을 특징으로하는 인터페이스장치.
- 제1항에 있어서, 상기 수신데이타 워드검출수단은 상기 수신데이타를 매 워드단위로 카운팅하는 카운터임을 특징으로 하는 인터페이스장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950014068A KR0143098B1 (ko) | 1995-05-31 | 1995-05-31 | 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950014068A KR0143098B1 (ko) | 1995-05-31 | 1995-05-31 | 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960042399A true KR960042399A (ko) | 1996-12-21 |
| KR0143098B1 KR0143098B1 (ko) | 1998-08-17 |
Family
ID=19416020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950014068A KR0143098B1 (ko) | 1995-05-31 | 1995-05-31 | 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0143098B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382467B1 (ko) * | 1996-01-05 | 2003-07-23 | 엘지전자 주식회사 | 시리얼인터페이스시스템 |
-
1995
- 1995-05-31 KR KR1019950014068A patent/KR0143098B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0143098B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939735A (en) | Information handling system having serial channel to control unit link | |
| GB2235995A (en) | Apparatus for read handshake in high-speed asynchronous bus interface | |
| JPH10303993A (ja) | デジタル信号処理プロセッサーの非同期式直列データの送受信方法 | |
| KR960042399A (ko) | 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 | |
| KR960011753A (ko) | 스마트카드의 데이타 통신장치 및 방법 | |
| KR970024724A (ko) | 시리얼 데이타의 수신 및 송신장치 | |
| JP3592169B2 (ja) | 非同期データ転送制御装置および非同期データ転送制御方法 | |
| JP2912210B2 (ja) | 非同期式シリアルデータ伝送装置 | |
| US20030236931A1 (en) | Data transfer control circuitry including fifo buffers | |
| JP2689755B2 (ja) | デスタッフ制御回路 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| CN117155354A (zh) | 一种连续脉冲同步装置、连续脉冲同步方法及芯片 | |
| KR950004449B1 (ko) | 컴퓨터 프린터 포트를 통해 중국문자형 또는 도형을 고속 전송하는 방법 | |
| KR0135372B1 (ko) | 컴퓨터를 이용한 병렬 다운로딩 장치 | |
| KR100248722B1 (ko) | 이종송수신클록의 피씨엠데이터처리장치 | |
| US5870437A (en) | Apparatus and method for detecting end of serial bit stream | |
| SU1748154A1 (ru) | Сигнатурный анализатор | |
| SU1259506A1 (ru) | Стартстопное приемное устройство | |
| KR100308146B1 (ko) | 음성인식시스템의메시지처리방법 | |
| RU1820375C (ru) | Устройство дл ввода-вывода информации | |
| JPH09214565A (ja) | データ送信装置およびデータ受信装置 | |
| KR20000013079A (ko) | 범용 동기/비동기형 송수신기 데이터 전송속도 가변회로 | |
| KR950022076A (ko) | 직렬통신회로 | |
| KR960039738A (ko) | 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치 | |
| KR950022498A (ko) | 계수 기능과 태그통신방식을 갖는 고속 다채널메시지 교환장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010320 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |