KR960039738A - 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치 - Google Patents

듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치 Download PDF

Info

Publication number
KR960039738A
KR960039738A KR1019950008440A KR19950008440A KR960039738A KR 960039738 A KR960039738 A KR 960039738A KR 1019950008440 A KR1019950008440 A KR 1019950008440A KR 19950008440 A KR19950008440 A KR 19950008440A KR 960039738 A KR960039738 A KR 960039738A
Authority
KR
South Korea
Prior art keywords
pulse code
code modulation
dual port
port ram
switching device
Prior art date
Application number
KR1019950008440A
Other languages
English (en)
Other versions
KR100266283B1 (ko
Inventor
김영구
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950008440A priority Critical patent/KR100266283B1/ko
Publication of KR960039738A publication Critical patent/KR960039738A/ko
Application granted granted Critical
Publication of KR100266283B1 publication Critical patent/KR100266283B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 듀얼포트램을 이용하여 여러개의 펄스부호변조 데이타라인을 접속하고, 두 시스템 사이의 전송속도차를 흡수할 수 있는 슬립제어 및 두 펄스 부호변조 데이타를 원하는 채널로 스위칭하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치에 관한 것으로, 일반적으로 펄스부호변조 데이타 라인을 접속할 때, 통신전용 칩을 사용하므로, 대용량의 펄스부호변조 데이타 접속과 스위치를 위해서는 많은 수의 전용칩이 필요하게 되어, 가격적인 면이나 시스템 구성시 많은 면적을 차지하게 되어 소형화 시키는데 문제가 있어, 본 발명은 일반적으로 많이 사용하는 듀얼포트램을 사용하여 원하는 만큼의 송수신버퍼를 쉽게 만들 수 있고, 두 시스템간 속도차이 때문에 송수신버퍼 사이즈 만큼의 라이트하는 어드레스와 리드하는 어드레스의 차이가 나는 문제를 버퍼가 오버라이트 되지 않게 어드레스라인을 조정하는 슬립제어로 해결토록 한 것이다.

Description

듀얼프트램을 이용한 펄스부호변조 다중접속 및 스위칭장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전체구성도.

Claims (5)

  1. 일정클럭을 발생시키는 클록발생기(1)와; 상기 클럭발생기(1)에서 출력된 MCLK에 맞추어 동작하는 블록카운터(2)와; 상기 블록카운터(2)에서 출력한 클럭에 따라 디코딩하여 단위접속블럭(4)을 선택하는 어드레스 디코더부(3)와; 데이타의 송수신을 제어하는 듀얼프트램(6) 및 게이트(5, 7)로 구성함을 특징으로 하는 듀얼 포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  2. 제1항에 있어서, 상기 단위접속블럭은 데이타를 송신하는 송신시스템(A)과, 데이타를 수신하는 수신시스템(B)과; 송신시스템의 입력클럭과 수신시스템의 입력클럭의 속도를 조정하여 데이타 손실을 막도록 하는 슬립제어부(30)로 구성함을 특징으로 하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  3. 제2항에 있어서, 상기 송신시스템은 카운터A(11), 직/병렬 레지스터A(12), 스위칭램A(14), 게이트A(15), 어드레스 버퍼A(16), 제어버퍼A(17) 및 데이타 버퍼A(18)로 구성함을 특징으로 하는 듀얼 포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  4. 제2항에 있어서, 상기 수신시스템(B)은 어드레스 버퍼(20), 제어버퍼B(21), 데이타 버퍼B(22), 게이트B(24), 카운터B(25) 및 병/직렬 레지스터B(26)로 구성함을 특징으로 하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  5. 제2항에 있어서, 상기 슬립제어부는 대수비교기(19)와 어드레스 조정기(13, 23)로 구성함을 특징으로 하는 듀얼 포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008440A 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치 KR100266283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008440A KR100266283B1 (ko) 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008440A KR100266283B1 (ko) 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치

Publications (2)

Publication Number Publication Date
KR960039738A true KR960039738A (ko) 1996-11-25
KR100266283B1 KR100266283B1 (ko) 2000-09-15

Family

ID=19411953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008440A KR100266283B1 (ko) 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치

Country Status (1)

Country Link
KR (1) KR100266283B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666874B1 (ko) * 2005-02-11 2007-01-10 삼성전자주식회사 듀얼 포트 메모리를 이용한 지엠에스케이 변조장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424850B1 (ko) * 2001-08-08 2004-03-27 엘지전자 주식회사 데이터 전송 속도 변환 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666874B1 (ko) * 2005-02-11 2007-01-10 삼성전자주식회사 듀얼 포트 메모리를 이용한 지엠에스케이 변조장치 및 방법

Also Published As

Publication number Publication date
KR100266283B1 (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR960039738A (ko) 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치
KR960033161A (ko) 리모콘 수신 회로
KR860004374A (ko) 가입자라인 인터페이스 모뎀
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR0136514B1 (ko) 공통선 신호장치의 속도정합장치
RU95114886A (ru) Устройство сопряжения эвм с общим каналом связи
KR940010030A (ko) 플로피 디스크 제어기
KR100388984B1 (ko) 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치
KR830008233A (ko) 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템
KR960039737A (ko) 듀얼포트램을 이용한 직렬 통신 어댑티브램 장치
KR930008646A (ko) 퍼스널 컴퓨터 직렬 통신 인터페이스
KR940010577A (ko) 사스(sass) 시스템의 원격경보수신보드와 퍼스컴(pc) 간의 병렬데이터 통신회로
SU1107173A1 (ru) Буферное запоминающее устройство
KR920009115A (ko) 데이타 비트 레이트 선택회로
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR960032194A (ko) 데이타 송수신장치
KR980007260A (ko) 직렬버스를 통해 데이터를 송신하는 회로
KR980010756A (ko) 시스템 보드와 서브 보드간의 데이터 전공 제어 회로
KR960042399A (ko) 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치
KR950004841A (ko) 감시제어부와 레지스터간 데이타 교환시스템의 레지스터장치
KR960016182A (ko) 고유번호를 부여한 원격 송수신 장치
KR960009557A (ko) 고속 병렬동기 제어버스 방식을 이용한 정합회로
KR970055594A (ko) Ppm 통신방식에서의 로직 디코딩 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee