KR830008233A - 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서 - Google Patents
단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서 Download PDFInfo
- Publication number
- KR830008233A KR830008233A KR1019810003664A KR810003664A KR830008233A KR 830008233 A KR830008233 A KR 830008233A KR 1019810003664 A KR1019810003664 A KR 1019810003664A KR 810003664 A KR810003664 A KR 810003664A KR 830008233 A KR830008233 A KR 830008233A
- Authority
- KR
- South Korea
- Prior art keywords
- state
- signal
- multiplexer
- channels
- channel
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims 4
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
- G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 입/출력 마이크로프로세서(36)와 라인 마이크로프로세서(56)의 개입중단 논리(interrupt logic)의 논리 다이어그램.
제4도는 우선순위 스캔(Priority Scan)(64)의 상세한 논리 다이어그램.
Claims (6)
- 시스템 버스와, 데이터 바이트를 기억시키기 위해 상기 시스템 버스에 연결된 주기억장치와, 통신 멀티플래서로부터의 송·수신 채널에 응답하여 송·수신 모우드로 각각 동작하는 다수의 장치와 상기 주기억장치 사이에 데이터 바이트를 전송시키기 위해 상기 시스템 버스에 연결된 통신멀티플랙서로 구성된 시스템에 있어서, 상기 통신 멀티플랙서는 상기 다수의 장치들중 한 장치로써 동기모우드로 동작하고 나머지 장치로써 비동기모우드로 동작하며, 상기 통신 멀티플렉서는 제1우선순위를 가지는 상기 수신 채널수들과 제2우선순위를 가지는 상기 송신채널수들의 미리 규정된 시이퀀스를 전송하기 위해 폴링 장치를 포함하며, 상기 동기 장치는 상기 수신모우드일 때 제1수신 채널에 의해 그리고 송신모우드일 때는 제2수신 채널에 의해 동작되며, 상기 폴링장치는 상기 통신 멀티플랙서에 의해 처리시키기 위해 상기 송신채널들중의 한 송신채널에 상기 제2수신 채널수를 번역시키는 멀티플랙 장치를 포함한 데이터 바이트를 전송하는 데이터 처리 시스템.
- 상기 멀티플렉서 장치는 수신 채널수를 지시하는 제2상태에 있는 상기 제1로우드 스캔신호와 송신채널수를 지시하는 제1상태에 있는 제1로우드 스캔 신호를 발생시키는 로우드 스캔 플립플롭과, 채널수를 지시하는 신호를 기억하는 계수기/레지스터와, 상기 채널 수 신호들이 미리 규정된 상태에 있을때 제2상태에 있는 제2신호와 제1상태에 있는 제1신호와, 상기 채널수 신호들이 다른 미리 급정된 상태에 있을때 기 제1상태에 있는 제2신호와 제2상태에 있는 상기 제1신호를 발생시키기 위해 상기 동기장치로부터의 동기신호에 의해 동작되고 상기 채널수 신호를 수신하기 위해 상기 계수기/레지스터에 연결된 멀티플렉서로 구성된 특허청구범위 제1항의 시스템.
- 상기 멀티플렉서 장치는 상기 제1상태에 있는 상기 제1채널 수 신호들중 제2신호를 발생시키기 위해 제1상태에 있는 상기 채널 수 신호들중 제1신호의 상기 제1상태에 있는 상기 제2신호에 응답하고, 상기 제2상태에 있는 상기 제1채널 수 신호들중 상기 제2신호를 발생시키기 위해 제2상태에 있는 상기 채널수 신호들중 상기 제1상태에 있는 상기 제2신호에 응답하고 상기 제2상태에 있는 상기 제1 채널수신호들중 상기 제2신호를 발생시키기 위해 상기 제2상태에 있는 상기 제2신호에 응답하고, 상기 계수기/레지스터 및 멀티플렉서에 연결된 AND 게이트를 더 포함한 특허청구범위 제2항의 시스템.
- 상기 멀티플렉서 장치는 상기 송신 채널 수를 지시하는 제1상태에 있는 제2로우드 스캔 신호를 발생 시키기 위해 상기 제1상태에 있는 상기 제1신호에 응답하고, 상기 제1상태에 있는 상기 제2로우드 스캔신호를 발생시키기 위해 상기 제1상태에 있는 상기 제1로우드 스캔 신호와 상기 제2상태에 있는 상기 제1신호에 응답하고, 상기 수신 채널 수를 지시하는 상기 제2상태에 있는 상기 제2로우드 스캔신호를 발생시키기 위해 상기 제2상태에 있는 상기 제1로우드 스캔신호와 상기 제2상태에 있는 상기 제1신호에 응답하고, 상기 로우드 스캔 플립플롭 및 상기 멀티플렉서에 연결된 OR 게이트를 더 포함하는 특허청구범위 제3항의 시스템.
- 상기 멀티플렉서 장치는 상기 주 기억장치와 상기 다수의 장치중의 한 장치 사이에 상기 데이터 바이트중의 한 데이터 바이트를 전송시키기 위해 서어비스를 요구하는 다수의 비동기 장치들중 한 장치를 지시하는 상기 채널 수 신호들을 라인 데이터 버스에 전송시키기 위해 상기 동기장치가 상기 수신채널 모우드에서 서어비스를 요구할 때 상기 수신 채널 수 신호들을 전송시키기 위해 그리고 상기 동기 자치가 상기 송신 모우드에서 서어비스를 요구할 때 상기 다른 번역된 송신 채널 수 신호들을 전송시키기 위해 AND 게이트, OR 게이트 및 계수기/레지스터에 연결된 드라이버를 더 포함하는 특허청구범위 제4항의 시스템.
- 상기 미리 규정된 상태에 있는 상기 채널 수 신호와 상기 제2상태에 있는 상기기의 제1로우드 스캔 신호가 송신 채널수인 6진수 10을 번역하여 상기 멀티플렉서에 인가된 수신 채널 수 01을 지시하는 특허청구범위 제5항의 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/191,580 US4405981A (en) | 1980-09-29 | 1980-09-29 | Communication multiplexer having an apparatus for establishing a single line priority |
US191580 | 1980-09-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR830008233A true KR830008233A (ko) | 1983-11-16 |
Family
ID=22706054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019810003664A KR830008233A (ko) | 1980-09-29 | 1981-09-29 | 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4405981A (ko) |
JP (1) | JPS57134742A (ko) |
KR (1) | KR830008233A (ko) |
AU (1) | AU550722B2 (ko) |
BR (1) | BR8106251A (ko) |
CA (1) | CA1169157A (ko) |
MX (1) | MX149843A (ko) |
PH (1) | PH18741A (ko) |
YU (1) | YU232481A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3223383A1 (de) * | 1982-06-23 | 1983-12-29 | Wabco Westinghouse Fahrzeugbremsen GmbH, 3000 Hannover | Elektronische steuerung |
US4809164A (en) * | 1986-03-26 | 1989-02-28 | Tandem Computers Incorporated | Processor controlled modifying of tabled input/output priority |
JPS63254513A (ja) * | 1987-04-13 | 1988-10-21 | Toshiba Corp | 画面表示方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3810105A (en) * | 1967-10-26 | 1974-05-07 | Xerox Corp | Computer input-output system |
US3848233A (en) * | 1971-11-01 | 1974-11-12 | Bunker Ramo | Method and apparatus for interfacing with a central processing unit |
US3863226A (en) * | 1973-01-02 | 1975-01-28 | Honeywell Inf Systems | Configurable communications controller having shared logic for providing predetermined operations |
US4124889A (en) * | 1975-12-24 | 1978-11-07 | Computer Automation, Inc. | Distributed input/output controller system |
US4038642A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Input/output interface logic for concurrent operations |
US4050097A (en) * | 1976-09-27 | 1977-09-20 | Honeywell Information Systems, Inc. | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus |
US4261033A (en) * | 1977-01-19 | 1981-04-07 | Honeywell Information Systems Inc. | Communications processor employing line-dedicated memory tables for supervising data transfers |
-
1980
- 1980-09-29 US US06/191,580 patent/US4405981A/en not_active Expired - Lifetime
-
1981
- 1981-09-02 CA CA000385091A patent/CA1169157A/en not_active Expired
- 1981-09-07 AU AU74986/81A patent/AU550722B2/en not_active Expired - Fee Related
- 1981-09-25 PH PH26268A patent/PH18741A/en unknown
- 1981-09-28 YU YU02324/81A patent/YU232481A/xx unknown
- 1981-09-29 JP JP56153114A patent/JPS57134742A/ja active Granted
- 1981-09-29 KR KR1019810003664A patent/KR830008233A/ko unknown
- 1981-09-29 BR BR8106251A patent/BR8106251A/pt unknown
- 1981-09-29 MX MX189392A patent/MX149843A/es unknown
Also Published As
Publication number | Publication date |
---|---|
US4405981A (en) | 1983-09-20 |
BR8106251A (pt) | 1982-06-15 |
JPS623467B2 (ko) | 1987-01-24 |
AU550722B2 (en) | 1986-04-10 |
JPS57134742A (en) | 1982-08-20 |
MX149843A (es) | 1983-12-28 |
PH18741A (en) | 1985-09-16 |
AU7498681A (en) | 1982-04-08 |
YU232481A (en) | 1985-06-30 |
CA1169157A (en) | 1984-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880001123A (ko) | 회로 스위치 정보 및 패킷 정보 송수신 장치 및 송수신 방법 | |
KR830008232A (ko) | Rom을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서 | |
KR970049636A (ko) | 데이타 전송 시스템 및 그 방법 | |
KR960006379A (ko) | 신호 수신 장치 | |
JPS5668859A (en) | Communication system between computer systems | |
GB1395645A (en) | Asynchronous data buffers | |
KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
GB1156279A (en) | Data Transmission Terminal | |
KR920003167A (ko) | 컴퓨터 데이타 경로배정 시스템 | |
KR830008234A (ko) | 가변 우선 순위스킴(scheme)을 가지는 통신 멀티플렉서 | |
GB1357028A (en) | Data exchanges system | |
KR830008233A (ko) | 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서 | |
KR830008236A (ko) | 바이트 동기화를 확립하기 위해 통신 서브씨스템의 장치를 갖는 데이터 처리 씨스템 | |
KR940017431A (ko) | 다수의 데이타 채널을 갖는 로킬 통신 시스템 및 그 시스템에 사용하기 위한 장치 | |
KR830008235A (ko) | 2개의 마이크로프로세서를 갖는 통신 멀티플렉서 | |
KR900015481A (ko) | 데이타 링크 시스템의 송신기 및 수신기 | |
KR910003475A (ko) | 시퀀스 제어장치 | |
KR890004226A (ko) | 컴퓨터 시스템용 주변 리피터 박스 | |
GB1478882A (en) | Information transmission system | |
KR840006740A (ko) | 데이타 전송장치 | |
JPS5671358A (en) | Control system for button telephone | |
SU1372355A1 (ru) | Буферный повторитель | |
SU1474659A1 (ru) | Устройство дл сопр жени ЭВМ с каналами св зи | |
SU842778A1 (ru) | Устройство дл обмена данными | |
SU621108A1 (ru) | Устройство дл передачи дискретной информации |