KR830008232A - Rom을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서 - Google Patents

Rom을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서 Download PDF

Info

Publication number
KR830008232A
KR830008232A KR1019810003663A KR810003663A KR830008232A KR 830008232 A KR830008232 A KR 830008232A KR 1019810003663 A KR1019810003663 A KR 1019810003663A KR 810003663 A KR810003663 A KR 810003663A KR 830008232 A KR830008232 A KR 830008232A
Authority
KR
South Korea
Prior art keywords
signal
state
generate
sequence
mode
Prior art date
Application number
KR1019810003663A
Other languages
English (en)
Inventor
제이·고스 개리
데이비드 카치무우브 에인젤오
Original Assignee
니콜라스 프레지노스
허니웰 인포오메이숀 시스템스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니콜라스 프레지노스, 허니웰 인포오메이숀 시스템스 인코포레이티드 filed Critical 니콜라스 프레지노스
Publication of KR830008232A publication Critical patent/KR830008232A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G06F13/225—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

내용 없음

Description

ROM을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 데이터 처리 시스템의 전체블록다이어그램.
제2도는 통신 제어장치(10)의 전체 블록다이어그램.

Claims (8)

  1. 시스템 버스와 데이터 바이트를 기억시키기 위해 시스템에 연결된 주 기억장치와 송·수신 채널로써 동작되는 다수의 통신 라인과 주 기억장치 사이에 데이터 바이트를 전송시키기 위해 시스템 버스에 연결된 통신 멀티플랙서로 구성된 시스템에서,상기 통신 멀티플렉서는 송·수신 채널을 각각 나타내는 송·수신 채널수의 시이퀀스를 다수의 통신 라이 각각에 송신시키고, 만약 다수의 통신 라인중의 한 라인이 송신 채널수는 또는 수신 채널수의 시이퀀스 중의 선택된 시이퀀스에 응답하여 데이터 바이트 전송을 요구하면 이 요구 신호를 수신시키기 위해 폴링 장치를 포함하며, 상기 폴링장치는 다수의 동작 모우드를 지시하는 다수의 모우드 신호를 발생시키기 위해 다수의 출력신호에 응답하는 제1계수기 장치와, 상기 다수의 출력신호를 발생시키기 위해 다수의 제어신호 및 모우드 신호에 응답하고, 제1계수기에 연결된 ROM장치와, 상기 수신 채널이나 또는 상기 송신 채널을 지시시키기 위해 다수의 출력신호에 응답하고, PROM장치에 연결된 제2계수기로 구성되었고, 상기 다수의 동작 모우드는 송·수신 채널수의 상기 제1시이퀀스를 발생시키는 제1모우드와, 상기 데이터 바이트들 중 한 데이터 바이트를 전송기키기 위해 요구 신호에 응답하고, 송·수신 채널들 각각을 폴시키는 제2모우드와 송·수신 채널수의 제2시이퀀스를 발생시키는 제3모우드와 상기 제2동작 모우드를 지시하는 신호를 발생시키고 데이터 전송이 완료된 것을 지시한 후 타임 아웃 에라가 발생했는지를 테스트하는 제4모우드로 구성된 데이트 바이트를 전송하는 데이터 처리 시스템.
  2. 상기 제1계수기 장치는 상기 제1동작 모우드를 지시하는 다수의 모우드 신호를 처분에 발생시키는 제1계수기를 포함하는 특허청구 범위 제1항의 시스템.
  3. 상기 ROM 장치는 제1상태에 있는 기억모우드 신호와 제2상태에 있는 시프트 엔에이블(enable)신호를 포함하는 상기 다수의 출력신호를 발생시키기 위해 상기 제1모우드 신호에 응답하고, 다수의 2진 바이트를 기억시키는 ROM과 시프트 펄스 신호의 시이퀀스를 포함하는 상기 다수의 출력신호를 발생시키기 위해 상기 시스프 엔에이블 신화와 상기 제1모우드 신호에 응답하고 상기 제1계수기 장치에 연결된 시프트 펄스 플립플롭을 포함하는 청구범위 제2항의 시스템.
  4. 상기 제2계수장치는 발생된 송·수신 채널수의 상기 제1시이퀀스의 마지막을 지시하는 직접(direct)계수 신호를 발생시키기 위해 시프트 펄스 신호의 상시 시이퀸스에 응답하는 제2계수기와 상기 수신 채널을 지시하는 제2상태에 있는 상기 로우드 스켄 신호와 상기 송신 채널을 지시하는 제1상태에 로우드 스캔 신호를 발생시키기 위해 상기 직접 계수 신호에 응답하고, 상기 제2계수기에 연결된 로우드 스캔 플립플롭과 상기 제2상태에 있는 상기 기억 로우드 신호와 제2상태에 상기 시프트 엔에이블 신호를 발생시키기 위해 상기 직접 계수 신호에 응답하는 상기 ROM으로 구성된 특허청구의 범위 제3항의 시스템.
  5. 상기 제1계수기는 상기 제2동작 모우드를 지시하는 상기 다수의 모우드 신호를 발생시키기 위해 상기 제2상태에 있는 상기 기억 로우드 신호에 응답하고, 상기 ROM은 폴링 동작을 개시시키는 제2상태에 있는 긴 시프트 신호를 포함하는 상기 다수의 출력신호를 발생시키기 위해 상기 제모우드 신해에 응답되고 폴링동작을 중지시키는 상기 긴 시프트 신호를 발생시키기 위해 상기 요구 신호에 응답하고, 상기 통신 멀티플렉서는 상기 다수의 통신 라인중의 상기한 통신 라일과 상기 기억장치 사이에 상기 데이터 바이트를 전송시키기 위해 상기 요구신호에 응답하고, 전송동작을 지시하는 제1상태에 있는 런(run) 신호를 포함하는 상기 다수의 제어신호들을 발생시키는 마이크로 프로세서를 포함하며, 상기 ROM은 제1상태에 있는 스텝(step) 계수 신호를 포함하는 상기 다수의 출력신호들을 발생시키기 위해 상기 런 신호에 응답하는 특허청구범위 제4항의 시스템.
  6. 상기 제1계수기는 상기 제3동작 모우드를 지시하는 상기 다수의 모우드 신호를 발생시키기 위해 상기 제1상태에 있는 상기 제1상태에 있는 상기 스템 계수 신호에 의해 증량되며, 상기 ROM은 상기 제2상태에 있는 상기 시프트 엔에이블 신호를 발생시키기 위해 상기 제3모우드 신호에 응답하며, 상기 시프트 펄스 플립플롭은 송·수신 채널들의 상기 제2시이퀀스와 시프트 펄스 신호들의 상기 시이퀀스를 발생시키기 위해 상기 제2상태에 있는 상기 시프트 엔에이블 신호에 응답하고, 상기 제2계수기 장치는 상기 제1상태에 있는 상기 로우드 스캔 신호와 상기 직접계수 신호를 발생시키기 위해 시프트 펄스 신호의 상기 시이퀀스에 응답하며, 상기 ROM은 상기 제1상태에 있는 상기 스텝계수 신호를 발생시키기 위해 상기 제1상태에 있는 상기 로우드 스캔 신호와 상기 직접계수 신호에 응답하는 특허청구범위 제5항의 시스템.
  7. 상기 제1계수기는 상기 제4동작 모우드를 지시하는 상기 다수의 모우드 신호를 발생시키기 위해 상기 제1상태에 있는 상기 스텝계수 신호에 의해 중량되며, 상기 ROM은 상기 데이터 바이트의 전송이 완료된 것을 지시하는 제2상태에 있는 상기 런 신호와 상기 제1상태에 있는 상기 스텝 계수 신호를 발생시키기 위해 상기 제2상태에 있는 상기 로우드 스캔 신호와 타임아웃 신호에 응답하며, 상기 ROM은 상기 제2상태에 있는 상기 런 신호와 상기 데이터 바이트의 전송 기간동안 타임아웃 조건을 지시하는 제1상태에 있는 상기 타임 아웃 신호와 상기 제1상태에 있는 시프트 펄스 신호들의 상기 시이퀀스중 한 시이퀀스를 발생시키는 상기 제2상태에 있는 상기 시프트 엔에이블 신호에 응답하는 특허청구범위 제6항의 시스템.
  8. 상기 제1계수기는 상기 제5동작 모우드를 지시하는 상기 다수의 모우드 신호를 발생시키기 위해 상기 제1상태에 있는 상기 스텝계수 신호에 의해 증배되고, 상기 ROM은 송·수신 채널들의 상기 시이퀀스의 상기 제2시이퀀스의 선단에 송신 채널이나 수신채널의 상기 시이퀀스의 상기 선택된 시이퀀시를 전송시키는 상기 제2상태에 있는 상기 긴 시프트 신호를 발생시키기 위해 상기 제1상태에 있는 시프트 펄스 신호의 상기 시이퀀서 중의 의 한 시이퀀서에 응답하며, 상기 ROM은 상기 제2동작 모우드를 지시하는 상기 다수의 모우드 신호를 가진 상기 제1계수기를 모우드시키는 상기 기억로우드 신호를 발생시키기 위해 제2상태에 있는 시프트 펄스 신호의 상기 시이퀀서 중의 한 시이퀀서에 응답하는 특허청구범위 제7항의 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019810003663A 1980-09-29 1981-09-29 Rom을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서 KR830008232A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/191,875 US4385382A (en) 1980-09-29 1980-09-29 Communication multiplexer having a variable priority scheme using a read only memory
US191875 1980-09-29

Publications (1)

Publication Number Publication Date
KR830008232A true KR830008232A (ko) 1983-11-16

Family

ID=22707258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810003663A KR830008232A (ko) 1980-09-29 1981-09-29 Rom을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서

Country Status (8)

Country Link
US (1) US4385382A (ko)
JP (1) JPS6015972B2 (ko)
KR (1) KR830008232A (ko)
AU (1) AU551631B2 (ko)
BR (1) BR8106253A (ko)
CA (1) CA1179409A (ko)
MX (1) MX151197A (ko)
PH (1) PH18730A (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441162A (en) * 1981-04-22 1984-04-03 Pitney Bowes Inc. Local network interface with control processor & DMA controller for coupling data processing stations to common serial communications medium
WO1983003316A1 (en) * 1982-03-16 1983-09-29 Burroughs Corp Memory selection in a multiple line adapter organization
US4520452A (en) * 1982-03-16 1985-05-28 Burroughs Corporation Memory selection in a multiple line adapter organization
GB2117939A (en) * 1982-03-29 1983-10-19 Ncr Co Data communication network and method of communication
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
US4494194A (en) * 1982-09-30 1985-01-15 Burroughs Corporation Line support processor for data transfer system
US4675812A (en) * 1983-02-14 1987-06-23 International Business Machines Corp. Priority circuit for channel subsystem having components with diverse and changing requirement for system resources
US4547880A (en) * 1983-05-13 1985-10-15 Able Computer Communication control apparatus for digital devices
US4626843A (en) * 1983-09-27 1986-12-02 Trw Inc. Multi-master communication bus system with parallel bus request arbitration
US5168566A (en) * 1983-11-25 1992-12-01 Sharp Kabushiki Kaisha Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks
US4639859A (en) * 1984-05-24 1987-01-27 Rca Corporation Priority arbitration logic for a multi-master bus system
AU591057B2 (en) * 1984-06-01 1989-11-30 Digital Equipment Corporation Local area network for digital data processing system
US4975904A (en) * 1984-06-01 1990-12-04 Digital Equipment Corporation Local area network for digital data processing system including timer-regulated message transfer arrangement
US5058108A (en) * 1984-06-01 1991-10-15 Digital Equipment Corporation Local area network for digital data processing system
US4975905A (en) * 1984-06-01 1990-12-04 Digital Equipment Corporation Message transmission control arrangement for node in local area network
DE3585579D1 (de) * 1984-08-23 1992-04-16 Siemens Ag Datenuebertragungsverfahren ueber einen multiprozessorbus.
US4716525A (en) * 1985-04-15 1987-12-29 Concurrent Computer Corporation Peripheral controller for coupling data buses having different protocol and transfer rates
CA1263721A (en) * 1985-10-18 1989-12-05 Owen Lloyd Nelson Communication system for the transfer of small digital message blocks and large digital message blocks
US4796022A (en) * 1985-12-13 1989-01-03 Northern Telecom Limited Double transit bus system
GB2188759B (en) * 1986-04-05 1990-09-05 Burr Brown Ltd Data processing with op code early comparison
US4821177A (en) * 1986-09-02 1989-04-11 Honeywell Bull Inc. Apparatus for controlling system accesses having multiple command level conditional rotational multiple port servicing priority hierarchy
US4812968A (en) * 1986-11-12 1989-03-14 International Business Machines Corp. Method for controlling processor access to input/output devices
US5047923A (en) * 1987-08-21 1991-09-10 Siemens Aktiengesellschaft Modularly structured digital communication system for interconnecting terminal equipment and public networks
EP0398523A3 (en) * 1989-05-19 1991-08-21 Hitachi, Ltd. A device for data i/o and execution support in digital processors
US5347637A (en) * 1989-08-08 1994-09-13 Cray Research, Inc. Modular input/output system for supercomputers
JPH03185265A (ja) * 1989-12-15 1991-08-13 Hino Motors Ltd ディーゼルエンジンの燃料噴射装置
US5157781A (en) * 1990-01-02 1992-10-20 Motorola, Inc. Data processor test architecture
US5381413A (en) * 1992-12-28 1995-01-10 Starlight Networks Data throttling system for a communications network
US5499243A (en) * 1993-01-22 1996-03-12 Hall; Dennis R. Method and apparatus for coordinating transfer of information between a base station and a plurality of radios
US5692128A (en) * 1993-06-23 1997-11-25 Microtest, Inc. Computer network with reliable and efficient removable media services
EP0652523B1 (en) * 1993-11-10 1999-06-02 Nec Corporation Remote monitoring system
US5848072A (en) * 1995-08-10 1998-12-08 Motorola, Inc. Method of and apparatus for communicating messages
JP5909906B2 (ja) * 2011-07-21 2016-04-27 ソニー株式会社 情報処理装置、情報処理方法、プログラム、記録媒体、及び情報処理システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702008A (en) * 1970-12-07 1972-10-31 Bell Telephone Labor Inc Program for polling party line data stations for message pickups
CA1086397A (en) * 1976-09-14 1980-09-23 Charles G. Diefenderfer Polling an data communication system having a pulse position to binary address conversion circuit
US4100533A (en) * 1976-12-06 1978-07-11 Bell Telephone Laboratories, Incorporated Multipoint polling technique
US4167782A (en) * 1977-12-22 1979-09-11 Honeywell Information Systems Inc. Continuous updating of cache store

Also Published As

Publication number Publication date
CA1179409A (en) 1984-12-11
PH18730A (en) 1985-09-16
AU7508781A (en) 1982-04-08
JPS6015972B2 (ja) 1985-04-23
JPS57132239A (en) 1982-08-16
BR8106253A (pt) 1982-06-15
US4385382A (en) 1983-05-24
AU551631B2 (en) 1986-05-08
MX151197A (es) 1984-10-09

Similar Documents

Publication Publication Date Title
KR830008232A (ko) Rom을 사용한 가변 우선순위 스킴을 가지는 통신 멀티플렉서
EP0072857B1 (en) Data communication system
GB1177588A (en) Data Communication System.
KR830008578A (ko) 다수의 스테이션(중계국)들을 상호 접속하기 위한 클록와이어와 데이타 와이어를 포함하는 2와이어 버스(Bus) 시스템
KR870004365A (ko) 직렬 전송선을 갖춘 채널용 데이터 전송장치 및 그 전송방법
CA1227575A (en) Universal realtime transparent asynchronous serial/echoplex converter
KR970056273A (ko) 데이타 교환 시스템에 있어서, 분산 경로 제어를 이용한 데이타 송수신 방법
KR830008234A (ko) 가변 우선 순위스킴(scheme)을 가지는 통신 멀티플렉서
KR830008236A (ko) 바이트 동기화를 확립하기 위해 통신 서브씨스템의 장치를 갖는 데이터 처리 씨스템
FR2453551A1 (fr) Dispositif emetteur pour un systeme de transfert d'information
KR830008235A (ko) 2개의 마이크로프로세서를 갖는 통신 멀티플렉서
AU6672681A (en) Data transmission
KR950005074A (ko) 데이타 통신시스템과 그 시스템을 위한 장치
JPS5621443A (en) Transmission unit
KR830008233A (ko) 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서
KR920009124A (ko) 메시지 지향 뱅크 콘트롤러 인터페이스
KR900015481A (ko) 데이타 링크 시스템의 송신기 및 수신기
KR930703776A (ko) 패킷 전송 시스템과, 데이타 버스 및 전용 제어 라인 모두를 활용하는 방법
JPS55147851A (en) Communication controlling system
KR890013568A (ko) 데이타 전송 제어장치
KR970013937A (ko) 에이티엠(atm) 셀 다중화 제어장치
KR850006090A (ko) 데이터 전송 시스템
JPS59123047A (ja) 文字コ−ド変換方式
SU822225A2 (ru) Устройство дл приема сигналов
JPS6043699B2 (ja) デ−タ送受信装置