SU621108A1 - Устройство дл передачи дискретной информации - Google Patents

Description

(54) УСТРОЙСТВО дл  ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относитс  к системам передачи информации по проводным каналам св зи . Известно устройство дл  передачи дискретной информации, содержащее последовательно соединенные блок пам ти , блок защиты от ошибок, второй выход которого подключен к входу блока пам ти, и блок преобразовани  сигналов , а также индикатор передачи, подключенный к второму входу блока зашиты от ошибок, третий выход которого подключен к индикатору приема ij Цель изобретени  - обеспечение передачи разнородных информационных сообщений . Дл  этого в устройство дл  передачи дискретной информации, содержащее последовательно соединенные блок памити, блок защиты от с иибок, второй выход которого подключен к входу блока пам ти, и блок преобразовани  сигналов, а также индикатор передачи подключенный к второму входу блока защиты от ошибок, третий выход которого , подключен к индикатору приема, введены последовательно соединенные счетчик числа переданных байтов, вход которого объединен со вторым входом блока пам ти, первый элемент совпадени , шифратор числа переданных байтов , регистр числа байтов, второй элемент совпадени , дешифратор числа прин тых байтов, счетчик числа прин тых байтов и дешифратор нулевого состо ни , выход которого подключен к второму входу индикатора приема, а также введены последовательно соединенные инвертор, вход которого соединен с выходом индикатора передачи, шифратор признака конца сообщени , регистр признака конца сообщени  и дешифратор признака конца сообщени , выход которого подключен к второму входу -второго элемента совпадени , к третьему входу которого подключен четвертый выход блока защиты от ошибок , п тый выход которого соединен с его первым входом через третий элемент совпадени , ко второму входу которого подключен второй выход регистра числа байтов, второй вход которого подключен к второму выходу регистра признака конца сообщени , второй вход которого соединен со вторым выходом блока защиты от ошибок, при этом выход инвертора соединен со вторым входом первого элемента совпадени , а второй выход блока пам ти

подключен к второму входу счетчика числа прин тых байтов.

На чертеже представлена структурна  электрическа .схема устройства дл  передачи дискретной информации.

Устройство содержит индикатор передачи 1, индикатор приема 2, инвертор 3, шифратор 4 признака конца сообщени , регистр 5 признака конца сообщени , дешифратор 6 признака конца сообщени , деишфратор нулевого соето ни  7, счетчик 8 числа переданных байтов, первый элемент совпадени  9, шифратор 10 числа переданных байтов, регистр 11 числа байтов, второй элемент совпадени  12, дешифратор 13 чи ела прин тых байтов, счетчик 14 числ прин тых байтов, третий элемент совпадени  15, блок пам ти 16, блок 17 защиты от ошибок и блок 18 преобразовани  сигналов.

Блок пам ти 16, блок 17 защиты от ошибок, второй выход которого подключен к входу блока пам ти 16, и блок преобразовани  сигналов 18 соединены последовательно. Индикатор пе редачи 1 подключен к второму входу блока 17 защиты от ошибок, третий вход которого подключен к индикатору Приема 2. Счетчик 8 числа переданных байтов, вход которого объединен со вторым входом блока пам ти 16, первы элемент совпадени  9, шифратор 10 числа переданных байтов, регистр 11 числа байтов, второй элемент совпадени  12, дешифратор 13 числа прин тых байтов, счетчик 14 числа прин тых байтов и дешифратор 7 нулевого состони , выход которого подключен к второму входу индикатора приема 2, соединены последовательно. Кроме того, последовательно соединены инвертор 3 вход которого соединен с выходом индикатора передачи 1, шифратор 4 признака конца сообщени , регистр 5 признака конца сообщени  и дешифратор 6 признака конца сообщени , выход которого подключен к второму входу второго элемента совпадени  12. К третьему входу последнего подключен четвертый выход блока 17 защиты от ошибок , п тый выход которого соединен его первым входом через третий элемент , совпадени  15. Ко второму вход третьего элемента совпадени  15 подключен второй выход регистра 11 числ байтов, второй вход которого подключен ко второму выходу регистра 5 признака конца сообщени , второй вход которого соединен со вторым выходом блока 17 защиты от ошибок. При этом выход инвертора 3 соединен со вторым входом первого элемента совпадени  9 а второй выход блока пам ти 16 подключен к второму входу счетчика 14 числа прин тых байтов.

Устройстве работает с.- : дующим образом . .

Дл  передачи информации оконечное оборудование данны- (ООД) источника выставл ет сигнал индикатору передачи 1. Информаци  из ООД источника заноситс  -в блок пам ти 16, а счетчик 8 числа переданных байтов считает занесенные в блок пам ти 16 байты После того, как все байты выданы в блок пам ти 16, сигнал индикатору передачи 1 снимаетс , и через инвертор 3 и шифратор 4 признака конца сообщени  в регистр 5 шифруетс  код признака конца сообщени . В то же врем  через первый элемент совпадени  9 и шифратор 10 числа переданных байтов в регистр 11 числа байтов заноситс  содержимое счетчика 8, Перед выдачей информации в канал св зи по разрешению от блока 17 защиты от ошибок через третий элемент совпадени  15, блок 17 и блок 18 в Канал св зи выдаетс  содержимое регистра 11 числа байтов и регистра 5 признака конца сообщени , после чего в канал св зи начинает выводитьс  информаци  из блока пам ти 16 через блок 17 защиты от ошибок и блок 18 преобразовани  сигналов.

На приемной стороне байт, предшествующий информации, через блок 18 и блок 17 заноситс  в регистр 5 признака конца сообщени  и в регистр 11 числа байтов. Когда дешифратор 6 признака , конца сообщени  дешифрирует признак конца сообщени , на. второй вход второго элемента совпадени  12 поступает сигнал разрешени . Когда из блока 17 защиты от ошибок на третий вход второго элемента совпадени  12 приходит сигнал разрешени , содержимое регистра 11 через второй элемент совпадени  12 и дешифратор 1 числа прин тых байтов заноситс  в счетчик 14 числа прин тых байтов. Затем из канала св зи через блок 18 преобразовани  сигналов и блок 17 защиты от ошибок в блок пам ти 16 заноситс  информаци . По окончании приема информации последн   начинает выводитьс  из блока пам ти 16 в ООД получател  в сопровождении сигнала индикатора приема 2. Одновременно число выведенных байтов подсчитываетс  счетчиком 14 числа прин тых байтов . После дешифрации нулевого состо ни  счетчика 14 дешифратором нулевого состо ни  7 снимаетс  сигнал индикатора приема 2, тем самым сообщаетс  ООД получател  о выдаче последнего байта.

Claims (1)

1. Формула изобретени 

   Устройство дл  передачи дискретной информации, содержащее последовательно соединенные блох пам ти, блок защиты от ошибок, второй выход которого подключен к входу блока пам ти, и S блок преобразовани  сигналов, а такж индикатор передачи, подключенный к второму входу блока защиты от ошибок третий выход которого подключен к ин дикатору приема, отличающе с   тем, что, с целью обеспечени  передачи разнородных информационных сообщений, введены последовательно соединенные счетчик числа переданных байтов, вход которого объединен со вторым входом блока пам ти, первый элемент совпадени , шифратор числа переданных байтов, регистр числа байтов , второй элемент совпгщени , дешифратор числа прин тых байтов, счетчик числа прин тых байтов и детаифратор нулевого состо ни , выход которого подключен к второму входу индикатора приема, а также введены последовательно соединенные инвертор, вход которого соединен с выходом индикатора .. передачи, шифратор признака конца сообщени , регистр признака конца сообщени  и даиифратор признака конца 8 сообщени , выход которого подключен к второму входу второго элеме; та совпадени , к третьему входу которого подключен четвертый выход блока защиты от ошибок, п тый выход которого соединен с его первым входом через третий элемент совпадени , ко второму входу которого подключен второй выход регистра числа байтов, второй вход которого подключен к второму выходу регистра признака конца сообщени , второй вход которого соединен со вторым выходом блока защиты от ошибок , при этом выход инвертора соединен со вторым входом первого элемента совпадени , а второй выход блока пам ти подключен к второму входу счетчика числа прин тых байтов. Источники информации, прин тые во внимание при экспертизе: 1. Копничев Л.Н. и др. Телеграфные аппараты и аппаратура передачи данных, М., Св зь , 1975, с.353-381,