KR890004226A - 컴퓨터 시스템용 주변 리피터 박스 - Google Patents

컴퓨터 시스템용 주변 리피터 박스 Download PDF

Info

Publication number
KR890004226A
KR890004226A KR1019880010357A KR880010357A KR890004226A KR 890004226 A KR890004226 A KR 890004226A KR 1019880010357 A KR1019880010357 A KR 1019880010357A KR 880010357 A KR880010357 A KR 880010357A KR 890004226 A KR890004226 A KR 890004226A
Authority
KR
South Korea
Prior art keywords
data
address
queue
transmitting
transmission
Prior art date
Application number
KR1019880010357A
Other languages
English (en)
Other versions
KR930001791B1 (ko
Inventor
에릭 뉴만 부루스
Original Assignee
로날드 이.마이릭
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로날드 이.마이릭, 디지탈 이큅먼트 코오포레이숀 filed Critical 로날드 이.마이릭
Publication of KR890004226A publication Critical patent/KR890004226A/ko
Application granted granted Critical
Publication of KR930001791B1 publication Critical patent/KR930001791B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용 없음

Description

컴퓨터 시스템용 주변 리피터 박스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 PR박스가 사용될 수 있는 컴퓨터 시스템의 블럭선도, 제 2 도는 본 발명의 PR박스의 기본 블럭선도, 제 3 도는 본 밭명의 DC전원 모니터의 개략선도.

Claims (28)

  1. 데이타 송신 장치, 리퍼터 및 데이타 수신 장치를 포함하고, 상기 리퍼터는 상기 데이타 송신 장치로부터 입력되는 팩킷 형태의 입력 데이타를 어큐뮬레이트하고, 상기 데이타 수신 장치에 상기 팩킷을 재전송하는 시스템에 있어서, 상기 리퍼터에 상기 데이타를 기억시키기 위한 메모리는 데이타 버퍼와, 상기 송신 장치로 부터 수신된 상기 팩킷의 개시 어드레수를 상기 데이타 버퍼에 기억시킬수 있는 엔트리를 다수개 갖는 수신큐와, 상기 수신 장치에 전송하기 위한 팩킷의 개시 어드레스를 기억하는 송신큐와, 상기 어드케스를 수신큐에서 송신큐로 전송하기 위한 수단을 구비하는 것을 특징으로 하는 시스템.
  2. 제 1 항에 있어서, 상기 버퍼와 상기 큐는 순환성을 갖는 것을 특징으로 하는 시스템.
  3. 제 2 항에 있어서, 각 큐 엔트리는 상위부와 하위부에 결합된 어드레스와, 자리을림을 발생시키기 위해 상기 큐의 최종 엔트리에 인크리멘트가 가산 되었을때 최대값에서 부터 0값으로 가변하는 상기 큐 부분의 엔트리 번호를 가지고, 상기 시스템은 상기 큐내의 어드레스를 지적하기 위한 포인터와 이 포인트를 생성하기 위한 수단을 아울러 포함하는데, 이 포인터는 상기 상위 어드레스를 기억하는 제 1레지스터와 하위 어드레스를 기억하는 제 2레지스터를 포함하며, 이 제 2레지스터로 부터 발생된 자리올림을 상기 제 1레지스터에 결합되지 않게하므로써 상기 어드레스를 초과한 상기 최대값은 순환방식으로 그 최초 값에 복귀하는 것을 특징으로 하는 시스템.
  4. 제 3 항에 있어서, 다수의 송신 장치와, 버퍼와 상기 송신 장치애 결합된 수신 큐를 구비하는데, 전송 어드헤스를 전송하기 위한 수단은 데이타가 수신되었을때 어드레스를 상기 각 수신 큐에서 상기 송신 큐로 전송하고 베이스 수신 큐 어드레스를 설정하기 위한 수단과, 해당 송신 장치에 대한 수신 큐의 상위 어드레스를 결정하기 위해 상기 베이스 수신 큐 어드레스와 각 송신장치에 결합된 번호를 가산하기 위한 수단을 아울러 구비하는 것을 특징으로 하는 시스템.
  5. 제 4 항에 있어서, 송신 장치들 중 어느 한 장치로 부터 데이타가 수신되었음을 감지하기 위한 수단을 아울러 포함하는데, 이 수단은 상기 데이타를 보내는 송신 장치의 번호를 기억하기 위한 레지스터를 포함하는 것을 특징으로 하는 시스템.
  6. 제 5 항에 있어서, 상기 데이타 수신 장치는 상기 리퍼터를 거쳐 상기 송신 장치에 데이타를 송신할 수 있는 수단을 포함하고, 상기 데이타 송신 장치는 데이타를 수신하기 위한 수단을 포함하고 상기 수신 장치에 결합된 수신큐와 상기 송신 장치에 결합된 송신큐를 아울러 포함하는 것을 특징으로 하는 시스템.
  7. 제 6 항에 있어서, 상기 수신 장치는 호스트를 구비하고, 상기 송신 장치는 데이타 입력을 상기 호스트에 제공하는 주변장치를 구비하는 것을 특징으로 하는 시즈템.
  8. 제 7 항에 있어서, 상기 리피터는 상기 주변 장치와 호스트 각각의 수신기/송신기를 포함하는 것을 특징으로 하는 시스템.
  9. 제 8 항에 있어서, 상기 리피터는 처리기를 포함하고, 상기 감지수단은 상기 처리기에 대한 인터럽트를 발생시키는 수단을 포함하는 것을 특징으로 하는 시스템.
  10. 제 7 항에 있어서, 상기 큐 어드레스는 제 1엔트리를 지시하는 정면 포인터 어드레스와 엔트리를 위한 다음 자유 공간을 지시하는 배면 포인터 어드레스를 포함하고, 새로운 엔트리가 이루어질 때마다 상기 배면포인터를 중가시키고 버퍼 어드레스가 한 큐에서 다른 큐로 전송될때마다 정면 포인터를 증가시키기 위한 수 단을 포함하는 것을 특징으로 하는 시스템.
  11. 제10항에 있어서, 상기 버퍼 각각에 대한 수신 엔트리와 상기 버퍼 가각에 대한 송신 엔트리를 갖는 테이블을 아울러 포함하는데, 이 수신 엔트리는 수신된 데이타가 기억될 수 있는 상기 버퍼내의 다음 자유 위치 어드레스를 기억하며, 상기 송신 엔트리는 상기 버퍼로부터 송신될 데이타의 다음 바이트 어드레스를 기억하는 것을 특징으로 하는 시스템.
  12. 데이타 송신 장치 리퍼터 및, 데이타 수신 장치를 포함하는 시스템에 사상기 데이타 송신 장치 및 상기 데이타 수신 장치 간의 통신방법은 데이타 버퍼내의 상기 리퍼터에서 상기 송신 장치로 부터의 입력 데이타를 어큐뮬레이트 하는 단계와, 상기 송신 장치로 부터 수신된 상기 데이타 버퍼내의 팩킷의 개시어드레스를 다수의 엔트리를 갖는 수신큐에 공급한는 단계와, 상기 수신장치에 전송하기 위한 팩킷의 개시어드레스를기억하기 위해, 상기 어드레스를 상기 수신큐에서 송신큐로 전송하는 단계와, 상기 팩킷을 상기 수신장치에 재전송하는 단계를 구비하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 상기 버퍼와 큐는 순환성을 갖는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 각 큐 엔트리는 상위부와 하위부에 결합된 어드레스와, 자리올림을 발생시키기 위해 상기 큐의 최종 엔트리에 인크리멘트가 가산될때 최대값에서 부터 0으로 가변하는 상기 큐부분의 엔트리 번호를 가지고, 상기 큐내의 어드레스를 지적하기 위한 포인터가 제공되는데, 상기 상위 어드레스를 제 1레지스터에 기억시키고 하위 어드레스를 제 2레지스터에 기억시키르로써 상기 포인트를 생성하는 단계를 아울러 포함하며, 이 제 2레지스터로 부터 발생된 자리올림이 상기 제 1레지스터에 결합되지 않게 하므로써 상기 어드레스를 초과한 상기 최대값이 순환방식으로 그 최초값에 복귀하게 하는 것을 특징으로하는 방법.
  15. 제14항에 있어서, 다수의 송신장치들을 제공하고, 상기 송신장치를 각각에 버퍼 및 수신 큐를 결합시키는 단계와, 데이타가 수신되었을 때 어드레스를 상기수신 큐들 각각에서 상기 송신큐로 전송하는 단계와, 베이스 수신 퓨 어드레스를 설정하는 단계와, 해당 송신 장치에 대한 수신 큐의 상위 어드레스를 결정하기 위해 상기 베이스 수신 큐 어드레스와 각 송신 장치에 결합된 번호를 가산하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 송신 장치 중 어떤 한 장치로 부터 데이타가 수신되었음을 감지하는 단계와, 상기 데이타를 보내는 송신 장치의 번호를 기억하는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 데이타 수신 장치는 상기 리퍼터를 거쳐 상기 송신 장치에 데이타를 송신할 수있는 수단을 포함하고, 상기 데이타 송신 장치는 데이타를 수신하기 위한 수단을 포함하고 수신 큐를 상기 수신 장치에 결합시키고 송신큐를 상기 송신 장치에 결합시키는 단계를 아울러 포함하는 것을 특징으로 하는 방 법.
  18. 제17항에 있어서, 상기 수신 장치는 호스트를 구비하고 상기 송신장치는 상기 호스트에 데이타 입력을 제공하는 주변 장치를 구비하는 것을 측징으로 하는 방법.
  19. 제18항에 있어서, 상기 리퍼터는 처리기를 포함하고, 데이타 수신이 감지되었을때 상기 처리기에 대한 인터럽트를 생성하는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  20. 제17항에 있어서, 상기 큐 어드레스는 제 1 앤트리를 지시하는 정면 포인터 어드레스와 엔트리에 대한 다음 자유 공간을 지시하는 배면 포인터 어드레스를 포함하고, 새로운 엔트리가 이루어질 때마다 상기 배면 포인터를 증가시키고 버퍼 어드레스가 한 큐에서 다른 큐로 전송될때마다 정면 포인터를 증가시키는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 버퍼 각각에 대한 수신 엔트리와 상기 버퍼 각각에 대한 송신 엔트리를 테이블에 기억시키는 단계를 아울러 포함하는데, 상기 수신 엔트리는 수신된 데이타를 기억할 수 있는 상기 버퍼내의 다음 자유 위치 어드레스를 기억하며, 상기 송신 엔트리는 상기 버퍼로 부터 송신될 데이타의 다음 바이트의 어드레스를 기억하는 것을 특징으로 하는 방법.
  22. 적어도 한개의 오퍼레이팅 장치와 중앙처리 장치와 관련하여 유한용량의 물리적 메모리 공간을 갖는 메모리 장치를 동작시키는 방법에 있어서, 적어도 한개의 오퍼레이팅 장치에 대해 시작과 끝을 갖는 물리적 메모리의 유한용량 중 선택된 용량을 할당하는 단계와, 적어도 한개의 오퍼레이팅 장치로 부터 상기 중앙 처리로 데이타를 선택적으로 송신하는 단계와, 상기 중앙 처리 장치가 물리직 메모리 공간의 선택된 용량 중 한쪽 극한값에 이를 때까지, 상기 중앙 처러 장치가 데이타를 상기 적어도 한개의 오퍼레이팅 장치로 부터 적어도 한 오퍼레이팅 장치에 할당된 물리직 공간의 선택된 용량 범위내로 전송하게 하는 단계와, 물리적 메모리 공간의 선택된 용량 중 한쪽 극한값에 도달했을때, 송신 데이타의 전송을 방해하는 일 없이 물리적 메모리 공간의 선택된 용량이 시작되는 곳에 상기 송신 데이타를 전송하므로써 물리적 메모리 공간의 선택된 용량중 한쪽 극한값이 시작점에 연결되게 하여, 상기 물리적 메모리 공간의 선택된 용량이 순환성을 갖게끔, 상기 중앙 처리 장치가 상기 송신 데이타를 계속 전송하게 하는 단계를 구비하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 적어도 한개의 출력 장치를 제공하는 단계와, 상기 중앙 처리 장치가 물리적 메모리공간의 선택된 용량의 한쪽 극한값에 도달할때까지, 상기 송신 데이타를 물리직 메모리 공간의 선택된 용량값에서 부터 적어도 한개의 출력 장치에 전송하게끔, 상기 중앙 처리 장치를 동작시키는 단계와, 물리적 메모리 공간의 선택된 용량중 한쪽 극한값에 도달했을때 송신 데이타의 전송을 방해하는 일 없이 물리적 메모리 공간의 선택된 용량이 시작하는 곳제서 부터 상기 송신 데이타를 전송하므로써 상기 중앙 처리 장치가 상기 송신 데이타를 계속 전송하게 하는 단계를 구비하는 것을 특징으로 하는 방법.
  24. 제22항 또는 제23항에 있어서, 상기 적어도 한개의 오퍼레이팅 장치는 직어도 한개의 주변 장치를 구비하는 것을 특징으로하는 방법.
  25. 제23항에 있어서. 상기 적어도 한개의 출력 장치는 제 2 중앙 처리 장치틀 구비하는 것을 특징으로 하는 방법.
  26. 제23항에 있어서, 만능의 비동기성 수신기/송신기를 제공하는 단계와, 적어도 한개의 오퍼레이팅 장치로 부터 송신된 데이타를 수신하게끔 상기 만능의 비동기성 수신기/송신기를 동작 시키는 단계와, 상기 송신데이타를 수신했을때, 상기 중앙 처리 장치를 인터럽트하게끔 상기 만능의 비동성 수신기/송신기를 동작시키는 단계와, 상기 중앙 처리 장치의 인터럽트가 발생했을때 상기 송신큐가 상기 수신장치에 전송하기 위한 팩킷의 개시 어드레스를 기억하게끔 상기 중앙 처리 장치를 동작시키는 단계를 아울러 포함하는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 상기 송신 데이타를 물리적 메모리의 선택된 용량 범위내애서 상기 만능의 비동기성수신기/송신기로 전송하게끔 상기 중앙 처리 장치를 동작시키는 단계와, 상기 송신 데이타가 적어도 한 출력장치에 전송되게끔 상기 만능의 비동기성 수신기/송신기를 동작시키는 단계를 아울러 구비하는 것을 특징으로 하는 방법.
  28. 제25항에 있어서, 상기 제 2 중앙 처리 장치는 컴퓨터 그래픽 시스템에 결합되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019880010357A 1987-08-13 1988-08-13 컴퓨터 시스템용 주변 리피터 박스 KR930001791B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US085097 1987-08-13
US085,097 1987-08-13
US07/085,097 US4905232A (en) 1987-08-13 1987-08-13 Peripheral repeater box

Publications (2)

Publication Number Publication Date
KR890004226A true KR890004226A (ko) 1989-04-20
KR930001791B1 KR930001791B1 (ko) 1993-03-13

Family

ID=22189448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010357A KR930001791B1 (ko) 1987-08-13 1988-08-13 컴퓨터 시스템용 주변 리피터 박스

Country Status (8)

Country Link
US (1) US4905232A (ko)
EP (1) EP0303288B1 (ko)
JP (1) JPH0638610B2 (ko)
KR (1) KR930001791B1 (ko)
AU (1) AU599260B2 (ko)
CA (1) CA1311313C (ko)
DE (1) DE3856051T2 (ko)
IL (1) IL87399A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862355A (en) 1987-08-13 1989-08-29 Digital Equipment Corporation System permitting peripheral interchangeability during system operation
EP0489504B1 (en) * 1990-11-30 1997-03-05 International Business Machines Corporation Bidirectional FIFO buffer for interfacing between two buses
US5321695A (en) * 1991-05-01 1994-06-14 Hewlett-Packard Company Port arrival identification for computer network packets
US5582712A (en) * 1994-04-29 1996-12-10 Uop Downflow FCC reaction arrangement with upflow regeneration
US5586121A (en) * 1995-04-21 1996-12-17 Hybrid Networks, Inc. Asymmetric hybrid access system and method
US8786457B2 (en) 2011-04-06 2014-07-22 International Business Machines Corporation Identification display method and system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135156A (en) * 1974-06-20 1979-01-16 Sanders Associates, Inc. Satellite communications system incorporating ground relay station through which messages between terminal stations are routed
US4272809A (en) * 1977-11-16 1981-06-09 Hitachi, Ltd. Channel device
JPS5846899B2 (ja) * 1979-07-31 1983-10-19 富士通株式会社 パケット伝送方式
JPS5730448A (en) * 1980-07-30 1982-02-18 Nippon Telegr & Teleph Corp <Ntt> Packet transmission system
FR2496314A1 (fr) * 1980-12-12 1982-06-18 Texas Instruments France Procede et dispositif pour permettre l'echange d'information entre des systemes de traitement d'information a vitesses de traitement differentes
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
IT1144965B (it) * 1981-10-20 1986-10-29 Cselt Centro Studi Lab Telecom Sistema a controllo distribuito per l accesso multiplo casuale alla linea di trasmissione di una rete locale per voce e dati
US4499576A (en) * 1982-08-13 1985-02-12 At&T Bell Laboratories Multiplexed first-in, first-out queues
US4543654A (en) * 1983-02-03 1985-09-24 Wang Laboratories, Inc. Interfacing a communication network
GB8328396D0 (en) * 1983-10-24 1983-11-23 British Telecomm Multiprocessor system
JPS60247347A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 計測情報伝送方式
JPS6220041A (ja) * 1985-07-19 1987-01-28 Nec Corp デ−タ処理装置の非同期デ−タ転送回路
JPS6240562A (ja) * 1985-08-17 1987-02-21 Casio Comput Co Ltd フアイル転送装置

Also Published As

Publication number Publication date
US4905232A (en) 1990-02-27
AU599260B2 (en) 1990-07-12
EP0303288B1 (en) 1997-10-22
DE3856051D1 (de) 1997-11-27
IL87399A (en) 1992-11-15
IL87399A0 (en) 1989-01-31
DE3856051T2 (de) 1998-05-07
EP0303288A3 (en) 1991-10-30
JPH0638610B2 (ja) 1994-05-18
KR930001791B1 (ko) 1993-03-13
AU2090388A (en) 1989-02-16
JPH01144751A (ja) 1989-06-07
EP0303288A2 (en) 1989-02-15
CA1311313C (en) 1992-12-08

Similar Documents

Publication Publication Date Title
US4174536A (en) Digital communications controller with firmware control
US5371736A (en) Universal protocol programmable communications interface
KR890004226A (ko) 컴퓨터 시스템용 주변 리피터 박스
KR830008234A (ko) 가변 우선 순위스킴(scheme)을 가지는 통신 멀티플렉서
EP0366036A2 (en) Memory management in packet data mode systems
KR0167259B1 (ko) 시리얼 데이터의 수신 및 송신장치
JPS58105344A (ja) バツフアメモリ管理方式
KR830008235A (ko) 2개의 마이크로프로세서를 갖는 통신 멀티플렉서
US6301264B1 (en) Asynchronous data conversion circuit
KR100776945B1 (ko) 직렬 데이터 전송 구현을 위한 메모리 유닛
ES351784A1 (es) Un dispositivo terminal de comunicaciones de datos.
JP3190800B2 (ja) 転送速度切り替え機能付き非同期転送回路
KR830008233A (ko) 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서
KR100339200B1 (ko) 동적 버퍼 핸들링을 이용한 메시지 처리 장치 및 방법
KR100270516B1 (ko) 전전자교환기의 데이터 인터페이스 장치 및 그 방법
KR880002081A (ko) 메시지 전송 장치
KR930702867A (ko) 데이터의 송수신 방법 및 그 장치
JP2613971B2 (ja) シリアル転送方式
KR100248151B1 (ko) 범용 리시버/트랜스미터
JPS5759233A (en) Signal transmitting circuit
JP2708052B2 (ja) ポーリング通信システム
KR100243094B1 (ko) 데이터 저장 장치
JPH03261255A (ja) データ転送方式
JP3055992B2 (ja) データ伝送システム
JP2000354061A (ja) コネクション情報検索装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070312

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee